[发明专利]半导体器件

权利要求书

1.一种半导体器件，其包括：

触发器电路，其具有环形结构，在所述环形结构中依次连接有第一反相器电路、第一连接线、第二反相器电路和第二连接线，所述第一连接线包括第一节点，所述第二连接线包括第二节点；

控制线；

第一P型晶体管，其设置在所述第一节点与所述控制线之间；

第一非易失性存储元件，其设置在所述第一节点与所述控制线之间，并与所述第一P型晶体管串联地连接；

第二P型晶体管，其设置在所述第二节点与所述控制线之间；以及

第二非易失性存储元件，其设置在所述第二节点与所述控制线之间，并与所述第二P型晶体管串联地连接，其中，

所述第一非易失性存储元件是包括从靠近所述控制线的位置开始依次布置的第一钉扎层、第一隧道势垒层和第一自由层的第一磁隧道结元件，或者是包括从靠近所述控制线的位置开始依次布置的第一电极层、第一绝缘层和第一离子层的第一电阻变化元件，且

所述第二非易失性存储元件是包括从靠近所述控制线的位置开始依次布置的第二钉扎层、第二隧道势垒层和第二自由层的第二磁隧道结元件，或者是包括从靠近所述控制线的位置开始依次布置的第二电极层、第二绝缘层和第二离子层的第二电阻变化元件，

其中，所述第一反相器电路包括第三P型晶体管，且所述第二反相器电路包括第四P型晶体管，

所述第一P型晶体管至所述第四P型晶体管分别包括第一栅电极至第四栅电极，所述第一栅电极至所述第四栅电极均在第一方向上延伸，并在与所述第一方向正交的第二方向上排列布置，

所述第一栅电极至所述第四栅电极布置成在所述第二方向上位于所述第一非易失性存储元件与所述第二非易失性存储元件之间。

2.如权利要求1所述的半导体器件，其中，

所述第一非易失性存储元件位于所述第一P型晶体管与所述控制线之间并设置在位于包括所述第一P型晶体管的第一层级上方的第二层级中，且所述第一非易失性存储元件是包括从靠近所述第一层级的位置开始依次堆叠的所述第一自由层、所述第一隧道势垒层和所述第一钉扎层的所述第一磁隧道结元件，或者是包括从靠近所述第一层级的位置开始依次堆叠的所述第一离子层、所述第一绝缘层和所述第一电极层的所述第一电阻变化元件，且

所述第二非易失性存储元件位于所述第二P型晶体管与所述控制线之间并设置在位于包括所述第二P型晶体管的所述第一层级上方的所述第二层级中，且所述第二非易失性存储元件是包括从靠近所述第一层级的位置开始依次堆叠的所述第二自由层、所述第二隧道势垒层和所述第二钉扎层的所述第二磁隧道结元件，或者是包括从靠近所述第一层级的位置开始依次堆叠的所述第二离子层、所述第二绝缘层和所述第二电极层的所述第二电阻变化元件。

3.如权利要求2所述的半导体器件，其中，

所述第一P型晶体管具有分别与所述第一节点和所述第一非易失性存储元件连接的一对第一扩散区，且

所述第二P型晶体管具有分别与所述第二节点和所述第二非易失性存储元件连接的一对第二扩散区。

4.如权利要求1所述的半导体器件，其中，

所述第一非易失性存储元件位于所述第一P型晶体管与所述第一节点之间并设置在位于包括所述第一P型晶体管的第一层级上方的第二层级中，且所述第一非易失性存储元件是包括从靠近所述第一层级的位置开始依次堆叠的所述第一钉扎层、所述第一隧道势垒层和所述第一自由层的所述第一磁隧道结元件，或者是包括从靠近所述第一层级的位置开始依次堆叠的所述第一电极层、所述第一绝缘层和所述第一离子层的所述第一电阻变化元件，且

所述第二非易失性存储元件位于所述第二P型晶体管与所述第二节点之间并设置在位于包括所述第二P型晶体管的所述第一层级上方的所述第二层级中，且所述第二非易失性存储元件是包括从靠近所述第一层级的位置开始依次堆叠的所述第二钉扎层、所述第二隧道势垒层和所述第二自由层的所述第二磁隧道结元件，或者是包括从靠近所述第一层级的位置开始依次堆叠的所述第二电极层、所述第二绝缘层和所述第二离子层的所述第二电阻变化元件。