[发明专利]半导体器件

说明书

半导体器件包括触发器电路、控制线、第一P型晶体管、第一非易失性存储元件、第二P型晶体管和第一非易失性存储元件。触发器电路具有依次连接有第一反相器电路、包括第一节点第一连接线、第二反相器电路和包括第二节点的第二连接线的环形结构。第一P型晶体管和第一非易失性存储元件在第一节点与控制线之间串联地连接。第二P型晶体管和第一非易失性存储元件在第二节点与控制线之间串联地连接。非易失性存储元件是包括从靠近所述控制线的位置开始依次布置的钉扎层、隧道势垒层和自由层的磁隧道结元件。

技术领域

本发明涉及包括非易失性存储元件和触发器(flip-flop)电路的半导体器件。

背景技术

包括互补金属氧化物半导体(CMOS)晶体管的半导体集成电路的更高的集成度和更高的运算速度已受到考虑。近年来，从更低的功率消耗的角度考虑了从易失性存储器到非易失性存储器的转换。例如，对将作为易失性存储器的静态随机存储器(SRAM)与作为非易失性存储器的磁隧道结(magnetic tunnel junction)元件进行组合的半导体器件的研究已经取得一定进展(例如，参见专利文献1)。

引用文献列表

专利文献

专利文献1：国际公开号WO2009/028298

发明内容

然而，在专利文献1中，包括两个P型FET和四个N型FET的SRAM电路与另外两个N型FET和两个磁隧道结元件组合，从而导致整个半导体器件的占用面积增大，这妨碍了小型化。

因此，期望提供一种具有适合更高集成度的结构的半导体器件。

根据本发明的实施例的导体器件包括触发器电路、控制线、第一P型晶体管、第一非易失性存储元件、第二第一导电型晶体管和第二非易失性存储元件。触发器电路具有依次连接有第一反相器电路、第一连接线、第二反相器电路和第二连接线的环形结构。第一连接线包括第一节点，且第二连接线包括第二节点。第一P型晶体管设置在第一节点与控制线之间。第一非易失性存储元件设置在第一节点与控制线之间。第一非易失性存储元件与第一P型晶体管串联地连接。第二第一导电型晶体管设置在第二节点与控制线之间。第二非易失性存储元件设置在第二节点与控制线之间。第二非易失性存储元件与第二P型晶体管串联地连接。第一非易失性存储元件是第一磁隧道结元件或第一电阻变化元件。第一磁隧道结元件包括从靠近控制线的位置开始依次布置的第一钉扎层、第一隧道势垒层和第一自由层。第一电阻变化元件包括从靠近控制线的位置开始依次布置的第一电极层、第一绝缘层和第一离子层。第二非易失性存储元件是第二磁隧道结元件或第二电阻变化元件。第二磁隧道结元件包括从靠近控制线的位置开始依次布置的第二钉扎层、第二隧道势垒层和第二自由层。第二电阻变化元件包括从靠近控制线的位置开始依次布置的第二电极层、第二绝缘层和第二离子层。

根据本发明的实施例的半导体器件设置有两组在触发器电路与控制线之间串联地连接的P型晶体管和非易失性存储元件的单元。这实现了紧凑的整体结构。此外，每个非易失性存储元件是磁隧道结元件或电阻变化元件，磁隧道结元件和电阻变化元件均包括以预定的次序布置的多个层。因此，当将被从触发器电路存储到非易失性存储元件中的数据从非易失性存储元件重新存储在触发器电路中时，防止了数据反转。