[发明专利]半导体装置

说明书

半导体装置(1)具备：在表面形成有沟槽(30)的半导体基板(10)；覆盖沟槽(30)的内表面的栅极绝缘膜(51)；及配置在沟槽(30)的内部并通过栅极绝缘膜(51)而与半导体基板(10)绝缘的栅极电极(52)。半导体基板(10)具备：与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的n型的源极区域(11)；形成在源极区域(11)的下方并与覆盖沟槽(30)的两侧面的栅极绝缘膜(51)相接的p型的基极区域(12)；及形成在基极区域(12)的下方并与覆盖沟槽(30)的两侧面(31、32)和底面(40)的栅极绝缘膜(51)相接的n型的漂移区域(15)。沟槽(30)的底面(40)以在短边方向上中心部(43)比周缘部(44)向上突出的方式形成。覆盖周缘部(44)的栅极绝缘膜(51)的厚度比覆盖中心部(43)的栅极绝缘膜(51)的厚度厚。

技术领域

本说明书公开的技术涉及半导体装置。

背景技术

专利文献1(日本特开2009-188221号公报)的半导体装置具备：形成有沟槽的半导体基板；覆盖沟槽的内表面的栅极绝缘膜；及配置在沟槽的内部的栅极电极。半导体基板具备：与栅极绝缘膜相接的n型的源极区域；形成在源极区域的下方并与栅极绝缘膜相接的p型的基极区域；及形成在基极区域的下方并与栅极绝缘膜相接的n型的漂移区域。沟槽的底面以中心部比周缘部向上突出的方式形成。

在专利文献1的半导体装置中，通过基极区域与漂移区域的pn结来形成空乏层。空乏层向漂移区域的内部扩展，并扩展至沟槽的底面的周围。而且，空乏层从沟槽的底面的周缘部侧朝向中心部侧进展。在上述的结构中，沟槽的底面的中心部向上方突出，因此对于沟槽的底面的紧下方的漂移区域，从两周缘部侧朝向中心部侧而从两方向施加电压。因此，能促进沟槽的底面的紧下方的漂移区域的空乏化。由此，在沟槽的底面的下方形成的空乏层的电容下降，反馈电容下降，因此能够降低半导体装置的开关损失。

发明内容

发明要解决的课题

在专利文献1的半导体装置中，当覆盖沟槽的底面的栅极绝缘膜的厚度变薄时，能够进一步促进沟槽的底面的紧下方的漂移区域的空乏化。然而，当单纯地减薄沟槽的底面的栅极绝缘膜时，栅极绝缘膜的电容增大，反馈电容增大，因此半导体装置的开关损失增大。而且，当单纯地减薄栅极绝缘膜时，栅极绝缘膜的耐压下降，栅极绝缘膜的寿命下降。

因此，本说明书的目的在于提供一种能够确保覆盖沟槽的底面的栅极绝缘膜的耐压并抑制开关损失的半导体装置。

用于解决课题的方案

本说明书公开的半导体装置具备：半导体基板，在表面形成有沟槽；栅极绝缘膜，覆盖沟槽的内表面；及栅极电极，配置在沟槽的内部。半导体基板具备：第一导电型的第一区域，与覆盖所述沟槽的两侧面的栅极绝缘膜相接；第二导电型的第二区域，形成在第一区域的下方，且与覆盖所述沟槽的两侧面的栅极绝缘膜相接；及第一导电型的第三区域，形成在第二区域的下方，且与覆盖沟槽的两侧面和底面的栅极绝缘膜相接。沟槽的底面以在短边方向上中心部比周缘部向上突出的方式形成。覆盖周缘部的栅极绝缘膜的厚度比覆盖中心部的栅极绝缘膜的厚度厚。

根据这样的结构，空乏层从第二导电型的第二区域与第一导电型的第三区域的交界向周围扩展。空乏层向第三区域的内部扩展，扩展至沟槽的底面的周围。而且，空乏层从沟槽的底面的周缘部侧向中心部侧进展。在上述的半导体装置中，以沟槽的底面的中心部比周缘部向上突出的方式形成，因此在空乏层向沟槽的底面的中心部侧进展时，等电位线(面)成为以沿着沟槽的底面的形状的方式延伸的状态。此时，沟槽的底面的中心部向上突出而周缘部向下突出，因此电场集中于突出的周缘部的附近。然而，在上述的半导体装置中，覆盖沟槽的底面的周缘部的栅极绝缘膜的厚度比覆盖中心部的栅极绝缘膜的厚度厚。由此，能够提高沟槽的底面的周缘部的栅极绝缘膜的耐压，能够抑制劣化。