[发明专利]用于提升源线电压以减少电阻式存储器中的泄漏的设备

说明书

描述了一种设备，所述设备包括：泄漏跟踪器，所述泄漏跟踪器用于跟踪电阻式存储器单元列的泄漏；以及电路，所述电路用于调整所述电阻式存储器单元列的源线(SL)上的电压。描述了一种设备，所述设备包括：存储器阵列，所述存储器阵列具有电阻式存储器单元行和列；泄漏跟踪器，所述泄漏跟踪器用于跟踪与所述存储器阵列相关联的电阻式存储器单元列的泄漏电流；以及电路，所述电路被耦合到所述泄漏跟踪器，用于在读取操作过程中自适应地提升所述电阻式存储器单元列的SL上的电压。

优先权声明

本申请要求于2014年12月12日提交的题为“APPARATUS FOR BOOSTING SOURCE-LINE VOLTAGE TO REDUCE LEAKAGE IN RESISTIVE MEMORIES(用于提升源线电压以减少电阻式存储器中的泄漏的设备)”的美国专利申请序列号14/569,573的优先权，并且所述专利申请以其全部内容通过引用结合。

背景技术

电阻式存储器是其中数据由电阻存储元件存储的非易失性随机存取存储器(NVRAM)。电阻式存储器元件可以被置于两种状态(例如，高电阻和低电阻)以存储位数据。一种类型的电阻式存储器单元是1T1R(1个晶体管，1个电阻)存储器单元。1T1R存储器单元由与存取晶体管串联连接的电阻式存储器单元组成，并且存储器单元提供三个端子：字线(WL)、位线(BL) 以及源线(SL)。然后将1T1R存储器单元堆叠成列，每列共享BL端子和SL 端子。在读/写操作过程中，通过断言接通存取晶体管的WL来访问1T1R存储器单元。通过感测位于BL节点与SL节点之间的电阻式存储器元件的电阻来实现对存储器单元的读取。

在最常见的读取技术中，在BL节点与SL节点之间施加固定的电压，并且由感测放大器来测量出通过电阻式存储器元件的电流。然而，通过与所选择的存储器单元位于相同列中的未选择的存储器单元的泄漏电流与数据信号重叠，降低了感测裕度。与降低的感测裕度相关联的问题因深缩放 (deeply-scaled)技术中较高的存取晶体管的泄漏而进一步恶化。一种用于降低亚阈值泄漏的潜在方法是将WL欠驱动到负电压电平。这种方法通常用于动态随机存取存储器(DRAM)中。可以使用片上电荷泵产生用于WL的负电压电平。然而，负电源轨上通过WL驱动器的泄漏需要电荷泵即使没有存储器访问时也是活动的。这进而可以极大地增大DC(直流)电力，特别是对于低功耗应用。此外，负电源轨由于高电压引发的可靠性问题而增加了设计复杂性。

附图说明

从下面给出的详细描述和从本公开的多个不同实施例的附图将更全面地理解本公开的实施例；然而，本公开的实施例不应被视为将本公开限制于特定实施例，而是仅用于解释和理解。

图1根据本公开的一些实施例展示了用于提升电阻式存储器单元列的源线(SL)电压的泄漏传感器的高级框图。

图2根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级架构，所述存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。

图3根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级架构，所述存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。

图4根据本公开的一些实施例展示了具有存储器单元复制列的泄漏传感器的晶体管级折叠架构，所述电阻式存储器单元复制列可操作用于针对电阻式存储器单元列提升SL电压。

图5根据本公开的一些实施例展示了具有模拟通过数据列的泄漏的装置的泄漏传感器的晶体管级架构，所述装置可操作用于针对电阻式存储器单元列提升SL电压。

图6根据本公开的一些实施例展示了使用直接来自泄漏传感器的全局SL来针对存储器单元的数据列提升SL电压的架构。

图7根据本公开的一些实施例展示了使用耦合到存储器单元的单位增益缓冲器来提升针对存储器单元的数据列提升SL电压的架构。