[发明专利]具有在相同金属层上的共享第一和第二全局读字线以及全局写字线的3端口位单元阵列

权利要求书

1.一种存储装置，包括：

位单元阵列，所述位单元阵列包括第一行位单元和第二行位单元；

第一全局读字线，所述第一全局读字线被配置成选择性地耦合到所述第一行位单元和所述第二行位单元；以及

第二全局读字线，所述第二全局读字线被配置成选择性地耦合到所述第一行位单元和所述第二行位单元；

其中，所述第一全局读字线和所述第二全局读字线位于共用金属层中，

其中，所述存储装置进一步包括全局写字线，所述全局写字线被配置成选择性地耦合到所述第一行位单元和所述第二行位单元，其中，所述全局写字线位于所述共用金属层中。

2.如权利要求1所述的存储装置，其特征在于，进一步包括行选择逻辑，所述行选择逻辑被配置成：

接收选择信号；

如果所述选择信号具有第一逻辑值，则将所述第一全局读字线、所述第二全局读字线、以及所述全局写字线耦合到所述第一行位单元；以及

如果所述选择信号具有第二逻辑值，则将所述第一全局读字线、所述第二全局读字线、以及所述全局写字线耦合到所述第二行位单元。

3.如权利要求1所述的存储装置，其特征在于，所述共用金属层是第四金属层。

4.如权利要求1所述的存储装置，其特征在于，所述位单元阵列是使用小于14纳米(nm)的半导体制造工艺来制造的。

5.如权利要求4所述的存储装置，其特征在于，所述半导体制造工艺是10nm工艺。

6.如权利要求5所述的存储装置，其特征在于，所述第一全局读字线的间距是大约80nm，其中，所述第二全局读字线的间距是大约80nm，并且其中，全局写字线的间距是大约80nm。

7.如权利要求4所述的存储装置，其特征在于，所述半导体制造工艺是7nm工艺。

8.如权利要求1所述的存储装置，其特征在于，进一步包括：

耦合到所述第一行位单元的第一局部读字线，所述第一局部读字线是在第二金属层中形成的；

耦合到所述第一行位单元的第二局部读字线，所述第二局部读字线是在所述第二金属层中形成的；以及

耦合到所述第一行位单元的第一局部写字线，所述第一局部写字线是在第三金属层中形成的。

9.如权利要求8所述的存储装置，其特征在于，进一步包括：

耦合到所述第二行位单元的第三局部读字线，所述第三局部读字线是在所述第二金属层中形成的；

耦合到所述第二行位单元的第四局部读字线，所述第四局部读字线是在所述第二金属层中形成的；以及

耦合到所述第二行位单元的第二局部写字线，所述第二局部写字线是在所述第三金属层中形成的。

10.如权利要求1所述的存储装置，其特征在于，所述第一行位单元包括3端口静态随机存取存储器(SRAM)位单元。

11.如权利要求1所述的存储装置，其特征在于，所述位单元阵列、所述第一全局读字线、以及所述第二全局读字线被集成在静态随机存取存储器(SRAM)器件中，并且其中，所述SRAM器件被集成在移动通信设备中。

12.如权利要求1所述的存储装置，其特征在于，所述位单元阵列、所述第一全局读字线、以及所述第二全局读字线被集成在静态随机存取存储器(SRAM)器件中，并且其中，所述SRAM器件被集成在通信单元中。