[发明专利]集成电路封装

说明书

背景技术

对于减小电子电路的尺寸有不断增加的动力。已经发展了具有减小的形状因子的集成电路封装的范围。图1示出四方扁平无引线(QFN)封装8的例子。集成电路设置在管芯2上，管芯2由粘合剂4固定到焊盘3。在该封装中，引线5在封装内部，并且接触焊盘设置在封装的下表面上。引线键合6将管芯连接到接触焊盘5。因为引线5不在封装的占用空间之外延伸，这导致较小的封装。

图2示出引线上倒装芯片(FOL)封装10。集成电路设置在由焊球11固定到引线5的管芯2上，引线5在管芯2的下方延伸，并且因此是引线5而不是管芯附着焊盘3支撑管芯。该封装避免对引线键合的需要并进一步减小了封装的总尺寸。

集成电路易受电磁干扰(EMI)的影响。EMI干扰可以由电路板之外的源引起或来自同一电路板上的其它器件。器件之间的EMI的问题进一步由于器件在电路板上的间距的减小而加重。已知提供对集成电路封装的EMI屏蔽可能将封装的尺寸增加到不合需要的程度或可能在制造期间需要额外的工艺步骤，这可能增加制造封装的复杂度和成本。

以下描述的实施例不限于解决用于屏蔽封装的已知布置的任何或所有缺点的实施方式。

发明内容

提供本发明内容用于以简化的形式介绍所选择的概念，以下在具体实施方式中进一步对其进行描述。本发明内容并不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用来有助于确定所要求保护的主题的范围。

本公开的一个方面提供集成电路封装，其包括：半导体管芯；引线框架，其位于第一平面中；至少一个导电柱结构，其从所述第一平面向外延伸，其中所述引线框架和所述至少一个导电柱结构由烧结导电材料形成；封装材料，其封装所述半导体管芯、所述引线框架和所述至少一个导电柱结构；导电层，其位于所述封装的上表面上，所述导电层导电连接到所述至少一个导电柱。

所述至少一个导电柱结构可以具有大于所述引线框架的高度的高度。

所述至少一个导电柱结构可以垂直于所述第一平面延伸。

所述封装包括多个所述导电柱。

所述多个导电柱在所述引线框架的周边周围间隔开。

所述至少一个导电柱可以位于所述封装的周边上。或者，所述至少一个导电柱可以从所述封装的周边向内偏移。

所述至少一个导电柱可以包括位于所述引线框架的周边周围的导电材料的连续壁。

所述壁可以位于所述封装的周边上。

所述导电层可以形成所述封装的EMI屏蔽和所述封装的热屏蔽中的至少一种。

所述导电层可以是导电薄板材料。

所述导电层可以是烧结导电材料。

所述烧结导电材料可以是烧结金属。

所述烧结导电材料可以是烧结银。

所述烧结导电材料可以是传导热的。

所述烧结导电材料可以是传导电的。

所述封装还可以包括在所述半导体管芯之下的热焊盘。导电路径可以将所述至少一个导电柱结构连接到所述热焊盘。

本公开的另一方面提供一种封装半导体管芯的方法，其包括：通过在需要引线框架的元件的位置处将导电材料沉积到载体的表面上来形成所述引线框架；通过在需要至少一个导电柱结构的位置处将所述导电材料沉积到所述载体的所述表面上来形成所述至少一个导电柱结构，其中所述导电材料是烧结导电材料；附着半导体管芯；将所述半导体管芯连接到所述引线框架；封装所述半导体管芯、所述引线框架和所述至少一个导电柱结构以形成包覆封装；将导电层加入到所述包覆封装的上表面，所述导电层导电连接到所述至少一个导电柱；以及去除所述载体。

所述至少一个导电柱结构可以形成具有大于引线框架的高度的高度。

所述至少一个导电柱结构可以由多个沉积所述导电材料的阶段形成，在所述阶段之间进行固化。

加入导电层可以包括将一层所述导电材料沉积在所述包覆封装的上表面上。

加入导电层可以包括将导电薄板附着到所述包覆封装的上表面。

沉积所述导电材料可以包括以下其中之一：丝网印刷所述导电材料；印刷所述导电材料。

如对于技术人员将显而易见的，优选的特征可以视情况而组合，并可以与本发明的任何方面组合。

附图说明

将参考附图以举例的方式描述本发明的实施例，其中：

图1示出四方扁平无引线(QFN)封装；

图2示出引线上倒装芯片(FOL)封装；

图3A-3K示出用于形成封装的制造过程；