[发明专利]用于虚设阵列泄漏减少的相变存储器单元注入

说明书

本公开内容的实施例描述了用于虚设阵列泄漏减少的相变存储器单元注入。在一个实施例中，一种装置包括多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件是虚设单元，所述虚设单元包括底部电极层、设置在所述底部电极层上的选择器件层、设置在所述选择器件层上的中间电极层、设置在所述中间电极层上的相变材料层以及设置在所述相变材料层上的顶部电极层，其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏。可以描述和/或要求保护其他实施例。

相关申请的交叉引用

本申请要求于2014年12月23日提交的标题为“PHASE-CHANGE MEMORY CELLIMPLANT FOR DUMMY ARRAY LEAKAGE REDUCTION”的美国申请号14/581921的优先权，通过引用将其整体并入本文以用于所有目的。

技术领域

本公开内容的实施例总体上涉及集成电路领域，并且更具体地涉及用于虚设阵列泄漏减少的相变存储器单元注入。

背景技术

相变存储器(PCM)技术(例如，多堆叠交叉点PCM)是其他非易失性存储器(NVM)技术的有前途的替代方案。当前，不均匀的化学机械抛光(CMP)或诸如负载效应的其它问题可能导致从单元阵列的垂直单元泄漏，所述单元阵列包括例如阵列的虚设单元。

附图说明

结合附图通过以下详细描述将容易理解实施例。为了便于说明，相同的附图标记指代相同的结构要素。在附图中，通过范例的方式而非限制的方式来图示实施例。

图1示意性地图示了根据一些实施例的以晶片形式和单个形式的范例管芯(die)的顶视图。

图2示意性地图示了根据一些实施例的集成电路(IC)组件的横截面侧视图。

图3示意性地图示了根据一些实施例的PCM器件的横截面侧视图。

图4示意性地图示了根据一些实施例的被选择性掺杂杂质的PCM器件的堆叠层的横截面侧视图。

图5示意性地图示了根据一些实施例的包括有源单元和虚设单元的 PCM器件的单元阵列。

图6是根据一些实施例的制造PCM器件的方法的流程图。

图7示意性地图示了包括根据在本文中描述的各种实施例的PCM器件的范例系统。

具体实施方式

本公开内容的实施例描述了用于虚设阵列泄漏减少的相变存储器单元注入。在以下详细描述中，参考附图，所述附图形成所述描述的部分，其中，相同的附图标记始终表示相同的部分，并且其中，通过图示的方式示出了可以实施本发明的主题的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，以下详细描述不应被认为是限制性的，并且实施例的范围由权利要求及其等价方案来限定。

为了本公开内容的目的，短语“A和/或B”意指(A)、(B)或(A和 B)。为了本公开内容的目的，短语“A、B和/或C”意指(A)、(B)、(C)、 (A和B)、(A和C)、(B和C)、或(A、B和C)。

该描述可以使用术语“在实施例中”或“在各实施例中”，其可以各自指代相同实施例或不同实施例中的一个或多个。此外，关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。术语“耦合”可以指直接连接、间接连接或间接通信。

如在本文中所使用的，术语“模块”可以指执行一个或多个软件或固件程序、组合逻辑电路、状态机和/或提供所描述的功能的其它合适的部件的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或组)和/ 或存储器(共享的、专用的或组)，是它们的部分或包括它们。