[发明专利]组合物和使用所述组合物沉积含硅膜的方法

说明书

本文描述了用于在含硅膜的半导体沉积工艺(例如，但不限于，等离子体增强原子层沉积)中形成含硅膜或材料(例如，但不限于，氧化硅、氮化硅、氧氮化硅、碳掺杂氮化硅或碳掺杂氧化硅膜)的组合物和使用所述组合物的方法。

相关申请的交叉引用

本申请要求2014年10月24日提交的申请号62/068,248的权益。申请号62/068,248的公开内容通过引用并入本文。

背景技术

本文描述了用于制造电子器件的方法和组合物。更具体地，本文描述了用于在等离子体增强原子层沉积(PEALD)工艺中形成含硅膜的组合物。可以使用本文所述的组合物和方法沉积的示例性含硅膜包括，但不限于，化学计量或非化学计量的，氮化硅、碳氮化硅、氧氮化硅、氮化铝硅、氧化硅和碳氧化硅(silicon carboxide)膜。

氮化硅通常用作制造集成电路中的绝缘体和化学屏障，以使不同结构电隔离或作为体型微加工中的蚀刻掩模。作为微芯片的钝化层，它优于二氧化硅，因为它是对抗水分子和钠离子(微电子器件中腐蚀和不稳定性的两个主要来源)的明显更好的扩散屏障。它也用作模拟芯片的电容器中的多晶硅层之间的电介质。

用于形成氮化硅或膜的商业方法之一采用二氯硅烷和氨作为前体反应物。使用前体如二氯硅烷和氨的低压化学气相沉积(LPCVD)需要高沉积温度以获得最佳的膜性质。例如，可能需要大于750℃的温度以获得合理的生长速率和均匀性。其他加工问题涉及氯和氯副产物的有害方面。

许多较新型的半导体器件需要具有低蚀刻速率、高膜应力或两者的氮化硅膜。还优选并且有时必须在低于600℃的温度下形成膜，同时保持良好的电特性。膜硬度是电气部件设计中又一个有待考虑的因素，而氮化硅膜确实提供了非常硬的膜。

在低温(例如约500℃或更低或者约400℃或更低的温度)下沉积保形的、化学计量和非化学计量的氮化硅膜(其符合被认为是高质量膜的一个或多个标准)已经是长期存在的行业挑战。在半导体领域中存在需要高质量膜的多种应用，例如高级图案化或逆电流器(spacer)。如果氮化硅膜具有以下特性中的一个或多个，则认为其是“高质量”膜：与其它氮化硅膜相比，密度为2.0克/立方厘米(g/cc)或更高，低湿蚀刻速率(如在稀氢氟酸(HF)中测量的)及其组合。在这些或其他实施方式中，氮化硅膜的折射率应为1.8或更高。

因此，本领域需要提供一种用于沉积保形的、高质量的氮化硅膜的低温(例如，加工温度为约500℃或更低)方法，其中所述膜具有以下特性中的一个或多个：与使用其他沉积方法或前体的其他氮化硅膜相比，折射率为1.8或更高，密度为2.0克/立方厘米(g/cc)或更高，低湿蚀刻速率(如在稀氢氟酸(HF)中测量的)及其组合。

发明内容

本文描述了用于在衬底的至少一部分上形成化学计量或非化学计量的氮化硅膜的方法和组合物，所述氮化硅膜可以进一步包含碳、氧或其组合。在一个方面，用于沉积氮化硅膜的组合物包含：选自以下的至少一种硅前体化合物：

其中取代基R独立地选自氢、卤素原子、直链C₁-C₁₀烷基；支链C₃-C₁₀烷基；直链或支链C₃-C₁₂烯基；直链或支链C₃-C₁₂烯基；直链或支链C₃-C₁₂炔基；C₄-C₁₀环烷基；和C₆-C₁₀芳基。在替代性实施方式中，本文所述的具有式IIA至IID的硅前体化合物可用于沉积其它含硅膜或材料，例如但不限于氧化硅膜。

在另一个方面，提供了一种用于形成含硅材料的组合物，其包含：(a)选自以下的至少一种硅前体化合物：