[发明专利]用于先进互连应用的超薄电介质扩散阻挡层与蚀刻终止层

说明书

在此所述的实施例一般涉及含硅与铝层的形成。在此所述的包法可包括：将基板定位在工艺腔室的处理区域中；输送工艺气体到该处理区域，该工艺气体包含含铝气体与含硅气体；活化反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该反应物气体到该工艺气体以产生沉积气体，该沉积气体将含硅与铝层沉积在该基板上；及净化该处理区域。可执行上述步骤一或更多次以沉积蚀刻终止层。

技术领域

在此所述的实施例一般涉及半导体制造。更具体地说，在此公开的实施例涉及含硅与铝层。

背景技术

自半导体器件在数十年前首先被引进之后，这样的半导体器件几何结构在尺寸上已经急剧地减小。自从那时起，集成电路已经一般遵循两年/一半尺寸规则(常称为摩尔定律)，这意味着安装在芯片上的器件的数量每两年会加倍。现今的制造工厂常规地制造具有0.35μm以及甚至0.25μm特征尺寸的器件，并且明日的工厂很快将制造具有甚至更小几何结构的器件。

随着持续的器件缩小化，互连RC延迟持续上升。在解决此挑战的一些努力之中，一种努力是减少由电介质扩散阻挡层所贡献的电容。这可通过降低介电常数或实体上减薄阻挡物来达到。各种方式存在着权衡(trade-off)。

低介电常数(低k)阻挡物是一般较不致密的材料，这会限制它们的作为对抗氧化、湿气渗透、与铜扩散的强健阻挡物的能力。另一方面，实体上减薄阻挡物受到薄层作为有效蚀刻终止层的能力的限制，尤其是考虑到干法蚀刻工艺的微负载与非均匀性。在这种上下文中，传统的SiCN或SiOC基阻挡物/蚀刻终止层已经达到它们的缩小极限。

为了持续缩小有效电容同时能给予适当蚀刻终止保护，已考虑了SiCN或SiOC与替代材料的双层，该替代材料的干法蚀刻选择性远远高于SiCN/SiOC。从这个视角看，氮化铝(AlN)是引人注目的替代材料。AlN具有对于超低k(ULK)蚀刻的优秀的选择性、良好的绝缘性质、以及8～9的合理的介电常数。然而，尽管AlN是良好的蚀刻终止层，但它不是气密的。相反地，SiCN或SiN是气密的，但它们的蚀刻终止能力受到限制。

所以，存在着对用于BEOL工艺的新的层的需求。

发明内容

在此所述的实施例一般提供形成蚀刻终止层或蚀刻终止叠层的方法。通过将硅与铝二者并入到相同层内，蚀刻终止层或叠层可被形成为相较于一般的阻挡层具有改善的密度、改善的气密性、和更低的应力。可通过沉积多个层来达到期望厚度。

在一个实施例中，一种沉积层的方法可包括以下步骤：将基板定位在工艺腔室的处理区域中；输送工艺气体到该处理区域，该工艺气体包含含铝气体与含硅气体；活化反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该反应物气体到该工艺气体以产生沉积气体，该沉积气体将含硅与铝层沉积在该基板上；及净化该处理区域。

在另一实施例中，一种沉积层的方法可包括以下步骤：将基板定位在工艺腔室的处理区域中；将含硅层沉积在该基板上，该沉积包含以下步骤：输送第二工艺气体到该处理区域，该第二工艺气体包含含硅气体；活化第二反应物气体，以产生经活化的第二反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该经活化的第二反应物气体到该第二工艺气体以产生第二沉积气体；及净化该处理区域；将含铝层沉积在该基板上，该沉积包含以下步骤：输送第一工艺气体到该处理区域，该第一工艺气体包含含铝气体；活化第一反应物气体，以产生经活化的第一反应物气体，该反应物气体包含含氮气体、含氢气体、或上述的组合物；输送该经活化的反应物气体到该工艺气体以产生沉积气体；及净化该处理区域；及提供后沉积处理，该后沉积处理结合该含铝层与该含硅层。

在另一实施例中，一种器件可包括：基板，该基板具有暴露表面，该暴露表面具有被形成在该暴露表面中的一或更多个特征；及形成在该暴露表面上的蚀刻终止层，该蚀刻终止层包含Al、Si与N化合物。

附图说明