[发明专利]三维3D集成电路及其中使用的方法

权利要求书

1.一种三维3D集成电路IC 3DIC，其包括：

多个半导体IC层；

存储器控制器电路，其安置在所述多个半导体IC层中的半导体IC层中且耦合到一或多个存储器总线；

至少一个处理器核心，其安置在所述多个半导体IC层中的至少一者中且以通信方式耦合到所述存储器控制器电路；

至少一个存储器IC，其安置在所述多个半导体IC层中的至少一者中；

多个分布式穿硅通孔TSV场，每一分布式穿硅通孔TSV场经配置以电互连所述多个半导体IC层，其中所述多个分布式TSV场中的每一者包括多个TSV；以及

两个以上存储器存取TSV场，其选自所述多个分布式TSV场且经配置以提供到所述至少一个存储器IC的互连；

其中所述一或多个存储器总线中的每一者经由所述两个以上存储器存取TSV场中的相应存储器存取TSV场连接到所述至少一个存储器IC；

其中所述存储器控制器电路经放置以将大约相等线长度提供至所述两个以上存储器存取TSV场中的每一者；

其中所述存储器控制器电路经配置以在所述至少一个处理器核心与所述至少一个存储器IC之间服务存储器存取请求。

2.根据权利要求1所述的3DIC，其中所述至少一个存储器IC由宽-输入-输出存储器IC构成。

3.根据权利要求2所述的3DIC，其中所述至少一个存储器IC包括多个连接引脚，所述多个连接引脚经均匀划分成一或多个连接引脚群集，其中所述一或多个连接引脚群集中的每一者耦合到所述一或多个存储器总线中的一者。

4.根据权利要求1所述的3DIC，其中：

所述存储器控制器电路放置在所述两个以上存储器存取TSV场的几何中心处从而为所述两个以上存储器存取TSV场中的每一者提供所述大约相等线长度；并且

所述存储器控制器电路经进一步配置以：

从所述至少一个处理器核心接收所述存储器存取请求；

在所述一或多个存储器总线中动态地选择至少一个存储器总线以服务所述存储器存取请求，其中用于服务所述存储器存取请求的所述至少一个存储器总线的选择是基于所述一或多个存储器总线间的负载情况；以及

将从所述一或多个存储器总线接收的存储器存取结果提供到所述至少一个处理器核心。

5.根据权利要求1所述的3DIC，其中所述至少一个处理器核心安置在邻近于半导体衬底的所述3DIC的底部半导体IC层中。

6.根据权利要求1所述的3DIC，其进一步包括：

第二存储器控制器电路，其安置在所述多个半导体IC层中的至少一者中且耦合到一或多个第二存储器总线；

至少一个第二处理器核心，其安置在所述多个半导体IC层中的至少一者中且以通信方式耦合到所述第二存储器控制器电路；

至少一个第二存储器IC，其安置在所述多个半导体IC层中的至少一者中；以及

一或多个第二存储器存取TSV场，其选自所述多个分布式TSV场且经配置以提供到所述至少一个第二存储器IC的互连；

其中所述一或多个第二存储器总线中的每一者经由所述一或多个第二存储器存取TSV场中的相应第二存储器存取TSV场连接到所述至少一个第二存储器IC；

其中所述第二存储器控制器电路经配置以在所述至少一个第二处理器核心与所述至少一个第二存储器IC之间服务存储器存取请求。