[发明专利]具有低面积、低功率和低设立时间的时钟门控单元

权利要求书

1.一种时钟门控单元，包括：

使能模块，其具有使能模块输入并具有使能模块输出；以及

锁存器模块，其具有锁存器模块输入和锁存器模块输出，所述锁存器模块输入包括用于接收时钟的锁存器模块时钟输入和用于接收所述使能模块输出的锁存器模块使能输入，所述锁存器模块使能输入被耦合到所述使能模块输出，所述锁存器模块被配置成基于所述使能模块输入经由所述锁存器模块输出来启用和禁用所述时钟，

其中所述锁存器模块包括：

第一p型金属氧化物半导体(pMOS)晶体管，其具有第一pMOS晶体管源极、第一pMOS晶体管漏极和第一pMOS晶体管栅极，所述第一pMOS晶体管源极被耦合到第一电压源，所述第一pMOS晶体管漏极被耦合到第一节点；

第二pMOS晶体管，其具有第二pMOS晶体管源极、第二pMOS晶体管漏极和第二pMOS晶体管栅极，所述第二pMOS晶体管源极被耦合到所述第一节点，所述第二pMOS晶体管漏极被耦合到内部使能节点，所述内部使能节点为所述锁存器模块输出，所述第二pMOS晶体管栅极被耦合到所述使能模块输出，其中所述第一pMOS晶体管栅极被配置成在功能上接收其中E是所述内部使能节点且C是所述时钟；

第一n型金属氧化物半导体(nMOS)晶体管，其具有第一nMOS晶体管源极、第一nMOS晶体管漏极和第一nMOS晶体管栅极，所述第一nMOS晶体管源极被耦合到第二电压源，所述第一nMOS晶体管漏极被耦合到第二节点，并且所述第一nMOS晶体管栅极被耦合到所述使能模块输出；

第三pMOS晶体管，其具有耦合到所述第一电压源的第三pMOS晶体管源极、耦合到所述内部使能节点的第三pMOS晶体管漏极、以及耦合到第三节点的第三pMOS晶体管栅极；以及

第二nMOS晶体管，其具有耦合到所述第二节点的第二nMOS晶体管源极、耦合到所述内部使能节点的第二nMOS晶体管漏极、以及耦合到所述第三节点的第二nMOS晶体管栅极。

2.如权利要求1所述的时钟门控单元，其特征在于，所述使能模块输入包括具有至少两个输入的或非门，所述至少两个输入包括时钟使能输入和测试使能输入。

3.如权利要求1所述的时钟门控单元，其特征在于，所述时钟门控单元进一步包括具有耦合到所述时钟和所述内部使能节点的与非门输入以及耦合到所述第三节点的与非门输出的与非门。

4.如权利要求1所述的时钟门控单元，其特征在于，所述时钟门控单元进一步包括耦合在所述第三节点与所述时钟门控单元的输出之间的反相器。

5.如权利要求1所述的时钟门控单元，其特征在于，所述锁存器模块被配置成根据所述使能模块输出和来使所述内部使能节点从低转变到高。

6.如权利要求5所述的时钟门控单元，其特征在于，所述使能模块包括或非门，所述或非门接收所述使能模块输入，所述使能模块输入包括至少两个输入，所述至少两个输入包括时钟使能输入和测试使能输入。

7.如权利要求5所述的时钟门控单元，其特征在于，所述时钟门控单元进一步包括具有耦合到所述时钟和所述内部使能节点的与非门输入以及耦合到所述第三节点的与非门输出的与非门。

8.如权利要求5所述的时钟门控单元，其特征在于，所述时钟门控单元进一步包括耦合在所述第三节点与所述时钟门控单元的输出之间的反相器。

9.如权利要求5所述的时钟门控单元，其特征在于，所述锁存器模块进一步包括第三nMOS晶体管，所述第三nMOS晶体管具有耦合到所述第二电压源的第三nMOS晶体管源极、耦合到所述第二节点的第三nMOS晶体管漏极、以及耦合到第四节点的第三nMOS晶体管栅极。

10.如权利要求9所述的时钟门控单元，其特征在于，所述第一pMOS晶体管栅极被耦合到所述第四节点。