[发明专利]具有低面积、低功率和低设立时间的时钟门控单元

说明书

一种CGC包括使能模块(302)和锁存器模块(306)。使能模块(302)具有使能模块输入和使能模块输出。锁存器模块(306)具有锁存器模块输入和锁存器模块输出。该锁存器模块输入包括用于接收时钟的锁存器模块时钟输入以及用于接收使能模块输出的锁存器模块使能输入。该锁存器模块使能输入被耦合到使能模块输出。锁存器模块(306)被配置成基于使能模块输入经由锁存器模块输出来启用和禁用时钟(clk_in)。锁存器模块(306)包括内部使能节点，该内部使能节点为锁存器模块输出。该锁存器模块被配置成根据使能模块输出、内部使能节点和时钟来使该内部使能节点从低转变到高。

相关申请的交叉引用

本申请要求于2015年1月15日提交的题为“CLOCK-GATING CELL WITH LOW AREA,LOW POWER,AND LOW SETUP(具有低面积、低功率和低设立时间的时钟门控单元)”的美国专利申请No.14/598,182的权益，其通过援引全部明确纳入于此。

背景

领域

本公开一般涉及时钟门控单元，尤其涉及具有低面积、低功率和低设立时间的时钟门控单元。

背景技术

时钟门控单元是对时钟进行门控以减少接收该时钟的组件中的动态功率耗散的单元。通过对时钟进行门控，该时钟可被开启/关闭。对于接收时钟但未在集成电路(IC)中被利用的组件，一个或多个时钟门控单元可被用来关闭该时钟以避免在在IC中接收时钟的未被利用的组件内切换状态和消耗功率。可在IC内使用许多时钟门控单元。需要具有低面积、低功率和/或低设立时间的时钟门控单元。

概览

在本公开的一方面，时钟门控单元包括使能模块和锁存器模块。该使能模块包括接收使能模块输入并具有使能模块输出的或非门。该锁存器模块具有锁存器模块输入和锁存器模块输出。该锁存器模块输入包括用于接收时钟的锁存器模块时钟输入以及用于接收使能模块输出的锁存器模块使能输入。该锁存器模块使能输入被耦合到使能模块输出。该锁存器模块被配置成基于使能模块输入经由锁存器模块输出来启用和禁用时钟。该锁存器模块包括第一p型金属氧化物半导体(pMOS)晶体管，该第一pMOS晶体管具有第一pMOS晶体管源极、第一pMOS晶体管漏极和第一pMOS晶体管栅极。该第一pMOS晶体管源极被耦合到第一电压源。该第一pMOS晶体管漏极被耦合到第一节点。该锁存器模块进一步包括第二pMOS晶体管，第二pMOS晶体管具有第二pMOS晶体管源极、第二pMOS晶体管漏极和第二pMOS晶体管栅极。该第二pMOS晶体管源极被耦合到第一节点。该第二pMOS晶体管漏极被耦合到内部使能节点。该内部使能节点是锁存器模块输出。该第二pMOS晶体管栅极被耦合到使能模块输出。

在本公开的一方面，时钟门控单元包括使能模块和锁存器模块。该使能模块具有使能模块输入和使能模块输出。该锁存器模块具有锁存器模块输入和锁存器模块输出。该锁存器模块输入包括用于接收时钟的锁存器模块时钟输入以及用于接收使能模块输出的锁存器模块使能输入。该锁存器模块使能输入被耦合到使能模块输出。该锁存器模块被配置成经由基于使能模块输入的锁存器模块输出来启用和禁用时钟。该锁存器模块包括内部使能节点，该内部使能节点是锁存器模块输出。该锁存器模块被配置成根据使能模块输出和来使内部使能节点从低转变到高，其中E是该内部使能节点且C是该时钟。

附图简述

图1是解说时钟门控单元的示图。

图2是时钟门控单元的电路图。

图3是第一示例性时钟门控单元的电路图。

图4是图3的时钟门控单元的时序图。

图5是第二示例性时钟门控单元的电路图。

图6是图5的时钟门控单元的时序图。

图7是时钟门控单元的示例性方法的流程图。

详细描述