[发明专利]使用互补电压电源的分裂栅闪存系统

权利要求书

1.一种擦除具有第一导电类型的半导体衬底的类型的非易失性存储器装置中的所选择单元的方法；非易失性存储器单元阵列，所述非易失性存储器单元阵列位于所述半导体衬底中按多个行和列布置；其中每个存储器单元具有位于所述半导体衬底的表面上的第二导电类型的第一区；位于所述半导体衬底的所述表面上的所述第二导电类型的第二区；位于所述第一区和所述第二区之间的沟道区，覆盖所述沟道区的第一部分并与所述沟道区的所述第一部分绝缘、与所述第一区相邻且与所述第一区几乎不或完全不重叠的字线端子；覆盖所述沟道区的第二部分、与所述第一部分相邻、并与所述沟道区的所述第二部分绝缘且与所述第二区相邻的浮栅；覆盖所述浮栅的耦合栅端子；覆盖所述第二区并与所述浮栅相邻并与之绝缘的擦除栅端子；连接至所述第一区的位线端子；以及连接到所述第二区域的源极线端子；所述方法包括：

在第一时段期间，将零电压施加到所选择单元的位线端子，将零电压施加到所选择单元的源极线端子，将零电压施加到所选择单元的擦除栅端子，将零电压施加到所选择单元的耦合栅端子，并将第一正电压施加到所选择单元的字线端子，以在解码器电路中设置控制信号以用于擦除操作；以及

在第二时段期间，将零电压施加到所选择单元的位线端子，将零电压施加到所选择单元的源极线端子，使用解码器电路将大于第一正电压的第二正电压施加到所选择单元的擦除栅端子，使用解码器电路将负电压施加到所选择单元的耦合栅端子和阵列中未选择的单元的耦合栅端子，并将零电压施加到所选择单元的字线端子。

2.根据权利要求1所述的方法，其中所述负电压介于-5伏和-9伏之间。

3.根据权利要求2所述的方法，其中通过负高电压电平位移器电路生成所述负电压。

4.根据权利要求1所述的方法，其中所述解码器电路包括耦合栅解码器电路。

5.根据权利要求4所述的方法，其中所述耦合栅解码器电路包括一个或多个限流器电路。

6.根据权利要求4所述的方法，其中所述耦合栅解码器电路向未选择的存储器单元的所述耦合栅提供偏置电压。

7.根据权利要求1所述的方法，其中每个存储器单元是分裂栅闪存单元。

8.根据权利要求1所述的方法，还包括使用放电电路从所选择单元的耦合栅端子对所述负电压进行放电。