[发明专利]具有严格控制的多个鳍状物高度的FINFET的集成方法

说明书

一种方法，包括：在衬底上形成非平面器件的鳍状物，所述鳍状物包括在第一层和第三层之间的第二层；用电介质材料代替所述第二层；以及在所述鳍状物的沟道区上形成栅极叠层。一种装置，包括：在衬底上的第一多栅极器件，其包括：包括电介质层上的导电层的鳍状物，布置在所述鳍状物的沟道区中的所述导电层上的栅极叠层，以及在所述鳍状物中形成的源极和漏极；以及在所述衬底上的第二多栅极器件，其包括：包括由电介质层分离的第一导电层和第二导电层的鳍状物，布置在所述鳍状物的沟道区中的所述第一导电层和所述第二导电层中的栅极叠层，以及在所述鳍状物中形成的源极和漏极。

技术领域

半导体器件，包括具有带有低带隙包覆层的沟道区的非平面半导体器件。

背景技术

过去几十年来，在集成电路中的特征的缩放是不断成长的半导体工业背后的驱动力。缩小到越来越小的特征使在半导体芯片的有限基板面上的功能单元的增大的密度成为可能。例如，缩小晶体管尺寸允许在芯片上结合增大数量的存储器设备，有助于具有增大的容量的产品的制造。然而，对越来越大的容量的驱动不是没有问题。优化每个器件的性能的必要性变得越来越明显。

未来的电路器件(例如中央处理单元器件)将需要集成在单个管芯或芯片中的高性能器件和低电容低功率器件两者。目前，三维非平面金属氧化物半导体场效应晶体管(MOSFET)通常利用单个高度的鳍状物。单高度鳍状物往往限制设计并需要折衷。

发明内容

根据本发明的第一方面，提供了一种制造半导体器件的方法，包括：在衬底上形成器件的鳍状物，每个所述鳍状物包括布置在第一活性层和第二活性层之间的牺牲层；用电介质材料代替所述牺牲层，以形成完全围绕所述第一活性层和所述第二活性层的所述电介质材料；移除所述电介质材料的一部分以暴露所述第二活性层，并且选择性地移除额外量的所述电介质材料以暴露所述第一活性层中的一个或多个；以及在所述鳍状物的沟道上形成栅极叠层，所述栅极叠层包括电介质材料和栅极电极，其中形成所述栅极叠层包括：在所述第一活性层中的所述一个或多个和所述第二活性层的相对的侧表面上并且在所述第二活性层的上表面上形成所述栅极叠层。

根据本发明的第二方面，提供了一种制造半导体器件的方法，包括：在衬底上的器件的栅极电极区中形成非平面鳍状物，每个所述鳍状物包括布置在第一活性层和第二活性层之间的电介质材料，并且所述电介质材料完全围绕所述第一活性层中的一个或多个；以及在所述第一活性层和所述第二活性层中的至少一个上形成栅极叠层，所述栅极叠层包括电介质材料和栅极电极，其中形成所述栅极叠层包括：在所述第一活性层中的所述一个或多个和所述第二活性层的相对的侧表面上并且在所述第二活性层的上表面上形成所述栅极叠层。

根据本发明的第三方面，提供了一种半导体装置，包括：在衬底上的非平面多栅极器件，其包括鳍状物和栅极叠层，其中每个所述鳍状物包括由导电部分的厚度和氧化部分的厚度定义的高度尺寸，所述栅极叠层布置在所述导电部分上，每个所述栅极叠层包括电介质材料和栅极电极，其中所述导电部分包括第一导电部分和第二导电部分，并且所述鳍状物的所述氧化部分布置在所述鳍状物的所述第一导电部分和所述第二导电部分之间，并且其中一个所述栅极叠层形成在所述第一导电部分和所述第二导电部分的相对的侧表面上并且形成在所述第二导电部分的上表面上，并且另一个所述栅极叠层相对于所述第一导电部分选择性地形成在所述第二导电部分上。

附图说明

图1示出衬底的一部分的顶侧透视图，该部分是例如在晶片上的集成电路管芯或芯片的一部分并具有在衬底的表面上形成的三维电路器件的鳍状物。

图2示出在鳍状物的沟道区上的牺牲或虚设栅极的形成和图案化之后的图1的结构。

图3A示出在形成浅源极和漏极之后的穿过线3-3’的图2的结构的实施例。

图3B示出在形成深源极和漏极之后的穿过线3-3’的图2的结构的另一实施例。

图4示出在移除牺牲或虚设栅极叠层之后的图3B的结构。