[发明专利]用于隧穿场效应晶体管的截止状态寄生漏电减少

说明书

一种方法包括在衬底上的结区之间形成器件的非平面导电沟道，衬底包括沟道下方的阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质；以及在沟道上形成栅极堆叠，所述栅极堆叠包括电介质材料和栅极电极。一种方法包括在半导体衬底上形成缓冲材料，缓冲材料包括包含与衬底不同的晶格结构的半导体材料；在缓冲材料上形成阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质；以及在衬底上形成晶体管器件。一种装置包括衬底上的非平面多栅极器件，其包括晶体管器件，所述晶体管器件包括设置在衬底上的沟道，所述衬底包括沟道下方的阻挡材料，所述阻挡材料包括用以抑制载流子泄漏的性质。

技术领域

集成电路器件。

背景技术

相关技术的描述

隧穿场效应晶体管把超低截止状态器件作为目标。因此减少寄生漏电是重要的。漏电的来源包括从源极或漏极到体结的漏电。漏电的另一来源可能归因于当在硅上实现诸如III-V族化合物材料、锗（Ge）、硅锗（SiGe）、锗锡（GeSn）等之类的晶格失配材料时的膜缺陷。漏电的另外的来源可以由于这些非硅材料利用诸如例如使用在栅极堆叠或器件隔离中的氧化物和氮化物之类的其他膜的差的表面钝化而出现。

附图说明

图1示出隧穿场效应晶体管（TFET）器件的部分的截面侧视图。

图2示出穿过线2-2’的图1的结构。

图3示出TFET器件的另一实施例的截面。

图4示出穿过线4-4’的图3的器件。

图5示出半导体衬底的截面侧视图。

图6示出继牺牲栅极堆叠在本征层的鳍状物部分上的形成之后的图5的结构的顶部透视侧视图。

图7示出继电介质层的移除之后的穿过线7-7’的图6的结构，其示出由本征层限定的鳍状物上的虚拟栅极和栅极电介质的栅极堆叠。

图8示出穿过线8-8’的图6的视图，其图示结区在鳍状物中的形成和虚拟栅极用栅极电极的取代。

图9示出在TFET器件的另一实施例的形成期间的衬底部分的顶部透视图。

图10示出穿过线10-10’的图9的结构。

图11是实现一个或多个实施例的插入器。

图12图示计算设备的实施例。

具体实施方式

描述用以最小化晶体管器件中的子沟道寄生漏电的技术。在一个实施例中，通过在多栅极器件中合并牺牲子鳍状物层和/或在器件的沟道和/或结区（源极和漏极区）下方使用大带隙材料来相比于当前的晶体管设计而减少子沟道寄生漏电。

图1示出隧穿场效应晶体管（TFET）器件的实施例的截面侧视图。图2示出穿过线2-2’的图1的结构。参考图1和图2，器件100包括衬底110，其例如为单晶硅衬底。在该实施例中，设置在衬底110上的是缓冲层120。缓冲层120包含例如具有比衬底（例如硅衬底110）的材料更大的晶格的材料。缓冲层中的一种合适材料是锗。为了降低穿透位错密度，诸如锗之类的材料可以在缓冲层120中渐次变化，以逐渐增加外延生长的硅锗膜中的锗成分，使得越靠近衬底110，锗浓度越小并且远离衬底而增加。

在图1和图2中的实施例中，设置在缓冲层120上的是阻挡层130。在一个实施例中，阻挡层130是宽带隙材料（例如，具有约为至少三电子伏特（eV）的带隙的材料）的阻挡材料，其在界面处具有与缓冲层120的晶格类似的晶格结构。对于界面处主要为锗的缓冲层（缓冲层120），合适的宽带隙材料是半绝缘的砷化镓（GaAs）。