[发明专利]模拟到数字转换器系统

权利要求书

1.一种时间交错的模拟到数字转换器（ADC）系统（200），包括；

输入端口（202），被配置成接收模拟信号；

ADC阵列（204），包括并行布置的M个ADC，M≥2，每个ADC被配置成接收所述模拟信号的一部分并且以采样率f_s将所述模拟信号的一部分转换成数字信号；

参考ADC（206），被配置成接收所述模拟信号并且以低于f_s的平均采样率f_ref将所述模拟信号转换成数字参考信号，其中所述参考ADC的每个采样时刻对应于所述ADC的阵列中的ADC的采样时刻，并且其中随时间来随机化所述参考ADC的每个采样时刻；以及

纠正模块（208），被配置成基于来自对应的选择的ADC的所述数字信号和所述数字参考信号的样本来将所述ADC阵列的所述数字信号输出调整成纠正的数字输出信号。

2.根据权利要求1所述的系统，其中基于伪随机模式来随机化所述参考ADC的每个采样时刻。

3.根据权利要求2所述的系统，其中所述伪随机模式是预先确定的模式。

4.根据前面的权利要求中的任何一项所述的系统，其中所述纠正模块被配置成使用反馈误差而被更新，其中所述反馈误差被计算为所述数字 输出信号和所述数字 参考信号之间的差。

5.根据权利要求1-3中的任何一项所述的系统，其中所述采样率f_s被定义为f_s=F/M，F是系统时钟频率。

6.根据权利要求1-3中的任何一项所述的系统，进一步包括时间延迟模块（210），所述时间延迟模块被配置成将系统时钟频率减少到1/M，给出了f_s=F/M并且被配置成将所述ADC阵列的连续采样事件延迟t_D=1/（f_s*M）。

7.根据权利要求1-3中的任何一项所述的系统，进一步包括参考ADC时钟控制模块（212），所述参考ADC时钟控制模块被配置成控制所述参考ADC的所述采样时刻，所述参考ADC时钟控制模块进一步被配置成选择所述ADC以基于添加到基本周期1/f_s的偏移时间t_offset=D/（f_s*M）来进行采样，使得所述参考ADC的两个连续采样事件之间的所述周期是1/f_s+D/（f_s*M），其中D是随机整数，D = 0......（M-1）。

8.根据权利要求7所述的系统，其中由伪随机二进制序列来生成D。

9.根据权利要求1-3中的任何一项所述的系统，其中以因数R来欠采样所述参考ADC，R是正整数，R≥1，使得平均欠采样的采样率f_refU被确定为f_refU=f_ref/R，使得所述参考ADC的两个连续采样事件之间的周期通过R/f_s+D/（f_s*M）来给出，其中D是随机整数，D=0......（M-1）。

10.根据权利要求1-3中的任何一项所述的系统，其中所述纠正模块被配置成纠正DC误差、增益偏移误差、时间偏移误差和/或非线性误差。

11.根据权利要求1-3中的任何一项所述的系统，其中所述纠正模块包括M个纠正块（304 a-d），每个纠正块对应于所述ADC阵列的相应ADC。