[发明专利]模拟到数字转换器系统

说明书

提供了一种时间交错的模拟到数字转换器（ADC）系统，包括被配置成接收模拟信号的输入端口、包括有并行布置的M个（M≥2）ADC的ADC阵列。每个ADC被配置成接收模拟信号的一部分并且以采样率f_s将模拟信号的一部分转换成数字信号。ADC系统进一步包括参考ADC，所述参考ADC被配置成接收模拟信号并且以低于f_s的平均采样率f_ref将模拟信号转换成数字参考信号。参考ADC的每个采样时刻对应于ADC的阵列中的ADC的采样时刻，并且随时间来随机化针对每个参考ADC采样时刻来选择的ADC。ADC系统还包括纠正模块，所述纠正模块被配置成基于来自对应的选择的ADC的数字信号和数字参考信号的样本来将ADC阵列的数字信号输出调整成纠正的数字输出信号。还提供了一种用于时间交错的模拟到数字转换的方法。

技术领域

本公开涉及模拟到数字转换器（ADC）系统。本公开还涉及交错的ADC阵列中的误差纠正的系统和方法。

背景技术

许多数字系统中的瓶颈是处理大带宽的能力，并且特别是模拟到数字（AD）转换具有大带宽的模拟信号的能力。增加系统的带宽的一种已知方式是将模拟信号切成M个平行流并且使用M个平行布置的AD转换器以1/M的速率进行AD转换。在AD转换之后，可以在时间上串联所述流以恢复真实的采样率。这样的平行途径还被称为时间交错的AD转换。时间交错的系统的缺点是由于AD转换器中的分量扩展并且由于从公共输入端口到相应ADC的物理路径中的差异导致每个流可具有不同的特性。时间、增益、DC偏移和非线性的减损可在每个流上独立地加起来并且在串联信号时引起失真。

高带宽数字通信系统通常要求高无乱真动态范围（SFDR）和低本底噪声。时间交错的系统中引入的失真可例如导致SFDR的减小。

某些现有的方法通过在制造期间校准不同的流来处理时间交错的系统中的失真的问题。然而，这仅仅提供了当前在系统中的误差的静态纠正，并且未考虑在系统的操作期间新的误差可能会出现或者失真可能会改变。

另一途径是使用自适应的校准方法，其中添加了一个或多个（N个）流和AD转换器并且使用随机化的模式在M+N个可用的AD转换器之中选择活动的AD转换器。参见例如Tamba等人的“A method to improve SFDR with random interleaved sampling method”，ITCInternational Test Conference，2001，pp. 512-520。随机交错的采样方法的使用改进了SFDR。然而，伴随流的随机化选择的问题是它将失真转换为随机噪声，给出了系统中更高的本底噪声。它相当于扩展频谱系统，即在信号处理块之前和之后利用随机信号来调制所述信号。例如在频率平面中抹掉乱真。

通过Jin等人的“Time-Interleaved A/D Converter with ChannelRandomization”ISCAS’97，June 9-12，1997，pp. 425-428，说明了相同的效果，其中时间交错的AD转换器中的信道随机化导致改进的SFDR但是也导致了升高的本底噪声。

考虑到以上所述，期望提供ADC系统，并且特别是时间交错的AD转换系统，其中可以增加SFDR而不会增加本底噪声。

发明内容

考虑到ADC系统的上面提及的性质和其它期望的性质，特别是时间交错的ADC系统的上面提及的性质和其它期望的性质，提供具有改进的误差纠正能力的改进ADC系统并且还提供用于ADC系统中的误差纠正的方法是本技术的目的。