[发明专利]半导体器件

说明书

本发明公开一种半导体器件，该半导体装置具有：半导体基板，该半导体基板具有含1,0,0平面和1,1,0平面的晶体结构和在1,1,0平面的方向上与该1,0,0平面形成约0.3度至约0.7度的角度的表面；和形成在该半导体基板上的化合物半导体层。该化合物半导体层无反相畴界且具有介于约200纳米至约1000纳米之间的厚度。

技术领域

本公开内容的实施方式一般涉及半导体器件和制造半导体器件的方法。更具体言之，文中所述实施方式涉及用于使用化合物半导体材料进行外延的方法和设备。

背景技术

外延是一种涉及在层中以化学方式将材料添加到表面的工艺。此种工艺常用于半导体处理中以用来建构逻辑部件、存储器和光电子器件的某些部件。在用来制造逻辑部件的典型工艺中，晶体管的沟道部件是外延形成在硅基板上。越来越多的沟道部件是使用与硅晶体结构具有不同晶体结构的材料来形成。在逻辑部件、存储器和光电子器件类型的其他有源器件区域中也出现类似情况。其中，令人感兴趣的材料为化合物半导体，例如III/V族材料(由周期表中的III族及V族元素所形成材料组合)。当在非极性的硅基板之上生长材料时，除了会因与硅在晶格尺寸上不匹配而出现缺陷之外，III/V族材料的极性也可能产生反相畴界(Anti-Phase Boundary，APB)缺陷。需要可在硅基板上形成低缺陷或零缺陷的III/V层的方法以用来制造这些材料的高质量层。

发明内容

本公开内容的实施方式提供一种半导体器件，该半导体器件包括半导体基板，且该半导体基板具有包含1,0,0平面和1,1,0平面的晶体结构和在该1,1,0平面的方向上与该1,0,0平面形成约0.3度至约0.7度的角度的表面；和形成在该半导体基板上的化合物半导体层。该化合物半导体层不含反相畴界且具有介于约200纳米至约1000纳米之间的厚度。

还公开一种形成半导体器件的方法，该方法包括在具有包含1,0,0平面和1,1,0平面的晶体结构的半导体基板上形成表面，该表面在该1,1,0平面的方向上与该1,0,0平面形成约0.3度至约0.7度的角度；和使用外延工艺在该表面上形成不含反相畴界的化合物半导体层。该外延工艺一般包括在外延腔室中设置该半导体基板，使该基板维持在介于约300℃至约800℃之间的温度，使该外延腔室中的压力维持在约1毫托尔(mTorr)至约600托尔(Torr)之间，和使该基板暴露于包含III族前驱物和V族前驱物的气体混合物下。

附图说明

图1是根据一个实施方式的半导体器件的示意侧视图。

图2是概述另一实施方式的方法的流程图。

图3是在具有各种轻微错向的硅上生长的GaAs层的高分辨率-X射线衍射GaAs 004波峰半高宽数据和原子力显微镜(AFM)数据。

图4是在0.5°错切(miscut)且趋近精确定向为(001)的Si基板上生长的GaAs层的AFM数据。

图5是与在具有Ge缓冲层的0.3°偏移切割(offcut)基板上生长的GaAs层相关的沿(三轴组态中的)(004)方向所进行的高分辨率-X射线衍射ω-2θ扫描结果。

图6是在具有Ge缓冲层的0.1°、0.3°和0.5°偏移切割基板上生长的GaAs层的AFM图像。

图7是从在Ge缓冲偏移切割基板上生长的数个样品所测量而得的反相畴界线性密度(APBD)图。

图8是AFM图像，该AFM图像示出Ge应变弛豫缓冲层(SRB)的表面形貌(例如在某些实施方式中可在其上GaAs生长开始的表面)。

为便于了解，尽可能地使用相同附图标记来标示附图中共通的相同元件。且无需特别说明便可思及到，一个实施方式中所公开的元件可有利地应用在其他实施方式中。

具体实施方式