[发明专利]半导体纳米线装置及其制造方法

权利要求书

1.一种半导体装置，包括：

设置在衬底上方的多个垂直堆叠纳米线，所述纳米线中的每个包括离散沟道区；

公共栅极电极堆叠，其环绕所述多个垂直堆叠纳米线的所述离散沟道区中的每个；

在所述公共栅极电极堆叠的任一侧上的一对电介质间隔器，所述一对电介质间隔器中的每个包括沿所述公共栅极电极的侧壁设置并且环绕所述垂直堆叠纳米线中每个的离散部分的连续材料；以及

在所述一对电介质间隔器的任一侧上的一对源极和漏极区。

2.如权利要求1所述的半导体装置，其中所述一对电介质间隔器的最上表面在所述公共栅极电极堆叠的最上表面下方。

3.如权利要求2所述的半导体装置，其中所述一对源极和漏极区具有在所述一对电介质间隔器的所述最上表面下方的最上表面。

4.如权利要求1所述的半导体装置，其中所述一对源极和漏极区是耦合于所述多个垂直堆叠纳米线的一对公共源极和漏极区。

5.如权利要求4所述的半导体装置，其中所述衬底是单晶半导体衬底，并且所述一对公共源极和漏极区是进一步耦合于所述单晶半导体衬底的暴露部分的一对外延半导体区。

6.如权利要求4所述的半导体装置，进一步包括：

设置在所述一对公共源极和漏极区上的一对传导接触部。

7.如权利要求1所述的半导体装置，其中所述公共栅极电极堆叠包括设置在所述多个垂直堆叠纳米线的所述离散沟道区中的每个上并且环绕所述多个垂直堆叠纳米线的所述离散沟道区中的每个的高k栅极电介质层。

8.如权利要求7所述的半导体装置，其中所述公共栅极电极堆叠进一步包括设置在所述高k栅极电介质层上的金属栅极。

9.如权利要求1所述的半导体装置，其中所述衬底是多晶硅衬底，并且所述多个垂直堆叠纳米线是多个垂直堆叠单晶硅纳米线。

10.如权利要求1所述的半导体装置，其中所述衬底是多晶硅衬底，并且所述多个垂直堆叠纳米线是多个垂直堆叠单晶硅锗或单晶锗纳米线。

11.一种半导体结构，包括：

NMOS半导体装置，包括：

设置在衬底上方的多个垂直堆叠硅纳米线，所述硅纳米线中的每个包括离散沟道区；

公共NMOS栅极电极堆叠，其环绕所述多个垂直堆叠硅纳米线的所述离散沟道区中的每个；

在所述公共NMOS栅极电极堆叠的任一侧上的第一对电介质间隔器，所述第一对电介质间隔器中的每个包括沿所述公共NMOS栅极电极的侧壁设置并且环绕所述垂直堆叠硅纳米线中每个的离散部分的连续材料；以及

在所述第一对电介质间隔器的任一侧上的一对NMOS源极和漏极区；以及

PMOS半导体装置，包括：

设置在衬底上方的多个垂直堆叠硅锗或锗纳米线，所述硅锗或锗纳米线中的每个包括离散沟道区；

公共PMOS栅极电极堆叠，其环绕所述多个垂直堆叠硅锗或锗纳米线的所述离散沟道区中的每个；

在所述公共PMOS栅极电极堆叠的任一侧上的第二对电介质间隔器，所述第二对电介质间隔器中的每个包括沿所述公共PMOS栅极电极的侧壁设置并且环绕所述垂直堆叠硅锗或锗纳米线中每个的离散部分的连续材料；以及

在所述第二对电介质间隔器的任一侧上的一对PMOS源极和漏极区。

12.如权利要求11所述的半导体结构，其中所述第一对电介质间隔器的最上表面在所述公共NMOS栅极电极堆叠的最上表面下方，并且所述第二对电介质间隔器的最上表面在所述公共PMOS栅极电极堆叠的最上表面下方。