[发明专利]半导体纳米线装置及其制造方法

说明书

描述具有腔间隔器的半导体纳米线装置和制造用于半导体纳米线装置的腔间隔器的方法。例如，半导体装置包含设置在衬底上方的多个垂直堆叠纳米线，纳米线中的每个包含离散沟道区。公共栅极电极堆叠环绕多个垂直堆叠纳米线的离散沟道区中的每个。一对电介质间隔器在公共栅极电极堆叠的任一侧上，所述一对电介质间隔器中的每个包含沿公共栅极电极的侧壁设置并且环绕垂直堆叠纳米线中的每个的离散部分的连续材料。一对源极和漏极区在所述一对电介质间隔器的任一侧上。

技术领域

本发明的实施例在半导体装置的领域中，并且特别地，在具有腔间隔器的半导体纳米线装置和制造半导体纳米线装置的腔间隔器的方法的领域中。

背景技术

在过去几十年里，集成电路中的特征的缩放(scaling)已成为日益增长的半导体行业背后的推动力。对于越来越小的特征的缩放在半导体芯片的有限基板面上实现功能单元的增加的密度。例如，使晶体管大小缩小允许在芯片上结合增加数量的存储器装置，从而导致具有增加的容量的产品的制造。然而，对于更大的容量的推动不是没有问题。用来优化每个装置的性能的必要性变得日益重要。

在集成电路装置的制造中，多栅极晶体管（例如三栅极晶体管或环栅装置（例如纳米线）已随着装置尺寸不断按比例缩小而变得更加普遍。许多不同的技术试图了减少这样的晶体管的寄生电容。然而，在寄生电容抑制领域中仍需要显著的改进。许多不同技术也试图了制造具有非Si沟道材料（例如SiGe、Ge和III-V材料）的装置。然而，仍需要有显著的工艺改进来将这些材料集成到Si晶圆上。

附图说明

图1A图示根据本发明的实施例的具有腔间隔器的基于纳米线的半导体结构的三维横截面图。

图1B图示根据本发明的实施例、如沿a-a’轴所取的图1A的基于纳米线的半导体结构的横截面沟道图。

图1C图示根据本发明的实施例、如沿b-b’轴所取的图1A的基于纳米线的半导体结构的横截面间隔器图。

图1C’图示常规的基于纳米线的半导体结构的横截面间隔器图。

图2A-2J图示根据本发明的实施例、代表制造具有腔间隔器的半导体纳米线结构的方法中的各种操作的三维横截面图，其中：

图2A图示初始结构（starting structure），其包含在半导体衬底上方形成的鳍；

图2B图示在牺牲栅极堆叠材料沉积和栅极图案化之后图2A的结构；

图2C图示在去除在鳍的突出部分的源极和漏极区中暴露的第一和第二牺牲释放层的部分之后图2B的结构。

图2D图示在间隔器形成材料层沉积之后图2C的结构。

图2E图示在蚀刻间隔器形成材料层来形成腔间隔器之后图2D的结构；

图2F图示源极和漏极结构在腔间隔器之间生长之后图2E的结构；

图2G图示在形成平面化氧化物和去除三个牺牲栅极之后图2F的结构；

图2H图示在去除在鳍的突出部分的沟道区中暴露的第一和第二牺牲释放层的部分之后图2G的结构；

图2I图示在有源线形成层的部分上和沟道区中形成栅极电介质层之后图2H的结构；以及

图2J图示在形成永久栅极电极之后图2I的结构。

图3图示根据本发明的一个实现的计算装置。

图4是实现本发明的一个或多个实施例的内插器。

具体实施方式