[发明专利]一种存储器内容保护电路

权利要求书

1.一种存储器内容保护电路，包括第一电源模块、第二电源模块、中央处理器CPU、掉电检测电路、控制信号处理电路、存储器，其特征在于，其中：

所述第一电源模块的第一输出端连接所述第二电源模块的输入端，所述第二电源模块的输出端连接所述CPU的核电压端口；所述第一电源模块的第二输出端连接所述掉电检测电路的输入端；所述掉电检测电路的信号输出端连接所述控制信号处理电路的第一输入端，所述CPU的信号输出端连接所述控制信号处理电路第二输入端，所述控制信号处理电路的信号输出端连接所述存储器的访问控制信号引脚；所述CPU的控制存储器的信号输入输出IO引脚和所述存储器的IO引脚之间连接有信号线；

所述第一电源模块用于给所述第二电源模块供电，所述第二电源模块用于给所述CPU提供核电压，所述掉电检测电路用于当所述第一电源模块提供的母电源V1低于预设阈值时，向所述控制信号处理电路发送参考控制信号，所述控制信号处理电路用于在接收到所述参考控制信号时，基于所述参考控制信号和所述CPU的信号输出端的信号产生用于控制所述存储器处于禁止访问状态的禁止访问控制信号，并向所述存储器发送所述禁止访问控制信号。

2.根据权利要求1所述的存储器内容保护电路，其特征在于，

所述掉电检测电路包括电阻R1、电阻R2、电容C1以及电压比较器；

所述控制信号处理电路包括与门芯片；

所述第一电源模块的第二输出端连接所述电阻R1的第一端，所述电阻R1的第二端连接电阻R2的第一端、所述电压比较器的信号输入端以及所述电容C1的第一端，所述电阻R2的第二端和所述电容C1的第二端接地，所述电压比较器的信号输出端连接所述与门芯片的第一输入端，所述CPU的信号输出端连接所述与门芯片的第二输入端；

所述与门芯片的信号输出端连接所述存储器的复位信号引脚。

3.根据权利要求1所述的存储器内容保护电路，其特征在于，

所述掉电检测电路包括电阻R1、电阻R2、电容C1以及电压比较器；

所述控制信号处理电路包括与门芯片；

所述第一电源模块的第二输出端连接所述电阻R1的第一端，所述电阻R1的第二端连接电阻R2的第一端、所述电压比较器的信号输入端以及所述电容C1的第一端，所述电阻R2的第二端和所述电容C1的第二端接地，所述电压比较器的信号输出端连接所述与门芯片的第一输入端，所述CPU的信号输出端连接所述与门芯片的第二输入端；

所述与门芯片的信号输出端连接所述存储器的片选信号引脚。

4.根据权利要求2或3任一项所述的存储器内容保护电路，其特征在于，

所述与门芯片包括以下任意一种：两输入与门芯片和四输入与门。

5.根据权利要求1所述的存储器内容保护电路，其特征在于，

所述掉电检测电路包括电阻R1、电阻R2、电容C1以及电压比较器；

所述控制信号处理电路包括传输门芯片和上拉电阻R3；

所述电阻R1的第二端连接电阻R2的第一端、所述电压比较器的信号输入端以及所述电容C1的第一端，所述电阻R2的第二端和所述电容C1的第二端接地，所述电压比较器的信号输出端连接所述传输门芯片的控制信号输入端；

所述CPU的信号输出端连接所述传输门芯片的传输信号输入端；

所述传输门芯片的信号输出端连接所述存储器的片选信号引脚和所述上拉电阻R3的第一端，所述上拉电阻R3的第二端连接所述存储器的IO电源供电引脚Vio-2。

6.根据权利要求1-3和5任一项所述的存储器内容保护电路，其特征在于，

所述掉电检测电路设置于所述第一电源模块的内部。

7.根据权利要求4所述的存储器内容保护电路，其特征在于，

所述掉电检测电路设置于所述第一电源模块的内部。

8.根据权利要求1-3和5任一项所述的存储器内容保护电路，其特征在于，

所述掉电检测电路中的电压比较器包括看门狗芯片中的电压比较器，所述看门狗芯片至少包括以下任意一种：AMD706、MAX793以及ST85。