[发明专利]一种存储器内容保护电路

说明书

一种存储器内容保护电路，包括第一电源模块、第二电源模块、中央处理器CPU、掉电检测电路、控制信号处理电路、存储器，其中：第一电源模块的第一输出端连接第二电源模块的输入端，第二电源模块的输出端连接CPU的核电压端口；第一电源模块的第二输出端连接掉电检测电路的输入端；掉电检测电路的信号输出端连接控制信号处理电路的第一输入端，CPU的信号输出端连接控制信号处理电路的第二输入端，控制信号处理电路的信号输出端连接存储器的访问控制信号输入端。上述存储器内容保护电路用于在CPU核电压下电前，设置存储器禁止被访问，有利于提升存储器内容的安全性。

技术领域

本发明涉及电子电路技术领域，具体涉及一种存储器内容保护电路。

背景技术

目前，网络设备中的单板绝大多数采用中央处理器CPU+外部程序/状态信息存储器的形式，实现小系统的程序/状态信息存储功能，这些存储器可以是并行、串行的闪存Flash Memory或者电可擦可编程只读存储器EEPROM等类型的只读ROM存储器，也可能是使用电池备电的同步静态随机存取存储器SSRAM。

本技术方案的发明人在研究过程中发现，无论CPU是无内部互锁流水级的微处理器MIPS架构还是进阶精简指令集机器ARM架构亦或者是增强精简指令集计算机RISC性能优化POWERPC架构，在单板下电时，如果CPU的核电压Vcore先于CPU的输入输出IO电源供电引脚的电压Vio-1和存储器的IO电源供电引脚的电压Vio-2下电，CPU可能由于内核紊乱，导致CPU与存储器之间的信号线对应的CPU和存储器的IO引脚上出现一些异常波形，该异常波形可能导致存储器的内容被改写。

发明内容

本发明公开了一种存储器内容保护电路，用于在CPU核电压Vcore下电前，设置存储器禁止被访问，有利于提升存储器内容的安全性。

本发明第一方面公开一种存储器内容保护电路，包括第一电源模块、第二电源模块、中央处理器CPU、掉电检测电路、控制信号处理电路、存储器，其中：

所述第一电源模块的第一输出端连接所述第二电源模块的输入端，所述第二电源模块的输出端连接所述CPU的核电压端口；

所述第一电源模块的第二输出端连接所述掉电检测电路的输入端；

所述掉电检测电路的信号输出端连接所述控制信号处理电路的第一输入端，所述CPU的信号输出端连接所述控制信号处理电路的第二输入端，所述控制信号处理电路的信号输出端连接所述存储器的访问控制信号引脚；所述CPU的控制存储器的信号输入输出IO引脚和所述存储器的IO引脚之间连接有信号线；

本发明实施例提供的存储器内容保护电路中，所述第一电源模块用于给所述第二电源模块供电，所述第二电源模块用于给所述CPU提供核电压，所述掉电检测电路用于当所述第一电源模块提供的母电源V1低于预设阈值时，向所述控制信号处理电路发送参考控制信号，所述控制信号处理电路用于在接收到所述参考控制信号时，产生用于控制所述存储器处于禁止访问状态的禁止访问控制信号，并向所述存储器发送所述禁止访问控制信号。

在本发明实施例第一方面第一种可能的实现方式中，

所述掉电检测电路包括电阻R1、电阻R2、电容C1以及电压比较器；

所述控制信号处理电路包括与门芯片；

所述第一电源模块的第二输出端连接所述电阻R1的第一端，所述电阻R1的第二端连接电阻R2的第一端、所述电压比较器的信号输入端以及所述电容C1的第一端，所述电阻R2的第二端和所述电容C1的第二端接地，所述电压比较器的信号输出端连接所述与门芯片的第一输入端，所述CPU的信号输出端连接所述与门芯片的第二输入端；

所述与门芯片的信号输出端连接所述存储器的复位信号引脚。

在本发明实施例第一方面第二种可能的实现方式中，