[发明专利]高抖动容限的无基准频率检测器有效
申请号: | 201580084028.0 | 申请日: | 2015-12-01 |
公开(公告)号: | CN108352838B | 公开(公告)日: | 2020-09-11 |
发明(设计)人: | 谷亮;曹玉明;雷工;党殷;顾一凡;李洪义;玛曼莎·德什潘德;施守波;段彦 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H03L7/091 | 分类号: | H03L7/091 |
代理公司: | 北京同达信恒知识产权代理有限公司 11291 | 代理人: | 李欣 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 抖动 容限 基准 频率 检测器 | ||
1.一种频率检测装置,其特征在于,包括:
第一采样电路,用于根据数据信号对时钟信号进行采样,以产生第一采样信号;
第二采样电路,用于根据延迟信号对所述时钟信号进行采样,以产生第二采样信号;以及
耦合到所述第一采样电路和所述第二采样电路的控制电路,其中,所述控制电路用于根据所述第一采样信号和所述第二采样信号执行与非(NAND)运算,以产生用于激活所述时钟信号的频率调整的激活信号。
2.根据权利要求1所述的装置,其特征在于,所述延迟信号对应于延迟四分之一的时间单位的所述数据信号,所述控制电路包括NAND门,所述控制电路还用于通过向所述NAND门施加所述第二采样信号的反相信号和所述第一采样信号来执行所述NAND运算,以产生所述激活信号。
3.根据权利要求2所述的装置,其特征在于,所述数据信号、所述延迟信号和所述时钟信号为包括电流模式逻辑(CML)电压电平的差分信号;所述第一采样电路包括第一电流模式逻辑至互补型金属氧化物半导体(CML-to-CMOS)转换器,用于将所述第一采样信号从所述CML电压电平转换到互补型金属氧化物半导体(CMOS)逻辑电压电平,以产生第一电平转换信号;所述第二采样电路包括第二CML到CMOS转换器,用于将所述第二采样信号从所述CML电压电平转换到所述CMOS逻辑电压电平,以产生第二电平转换信号。
4.根据权利要求3所述的装置,其特征在于,所述控制电路还用于通过向所述NAND门的输入施加所述第一电平转换信号的正信号分量和所述第二电平转换信号的负信号分量来执行所述NAND运算。
5.根据权利要求3所述的装置,其特征在于,所述控制电路还包括:
反相器,耦合到所述NAND门并用于反转由所述NAND门产生的所述激活信号,以产生负差分信号分量,其中,所述反相器与延迟时间相关联;
缓冲器,耦合到所述NAND门并用于将所述激活信号延迟所述延迟时间,以产生正差分信号分量;以及
耦合到所述反相器和所述缓冲器的电荷泵,其中,所述电荷泵用于根据从所述激活信号产生而来的所述正差分信号分量和所述负差分信号分量激活所述时钟信号的频率调整。
6.根据权利要求5所述的装置,其特征在于,所述第一CML到CMOS转换器、所述第二CML到CMOS转换器、所述NAND门、所述反相器和所述缓冲器包括CMOS逻辑电路。
7.根据权利要求1至6中任一项所述的装置,其特征在于,所述第一采样电路和所述第二采样电路包括一个或多个D型触发器(DFF)。
8.根据权利要求1至6中任一项所述的装置,其特征在于,还包括耦合到所述第一采样电路和所述第二采样电路的第三采样电路,其中,所述第三采样电路用于根据所述第二采样信号对所述第一采样信号进行采样,以产生指示是增加还是降低所述时钟信号的频率以匹配所述数据信号的频率的频率误差信号。
9.根据权利要求1至6中任一项所述的装置,其特征在于,所述数据信号和所述时钟信号在10吉比特/秒(Gbps)和100Gbps之间工作。
10.一种频率检测方法,其特征在于,包括:
根据数据信号对时钟信号进行采样,以产生第一采样信号;
将所述数据信号延迟四分之一的时间单位的持续时间,以产生延迟信号;
根据所述延迟信号对所述时钟信号进行采样,以产生第二采样信号;以及
根据所述第一采样信号和所述第二采样信号执行与非(NAND)运算,以产生用于激活电荷泵将所述时钟信号的频率对齐到所述数据信号的频率的激活信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580084028.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置、电子构件及电子设备
- 下一篇:A/D转换装置