[发明专利]高抖动容限的无基准频率检测器

说明书

一种装置包括：第一采样电路，用于根据数据信号对时钟信号进行采样，以产生第一采样信号；第二采样电路，用于根据延迟信号对所述时钟信号进行采样，以产生第二采样信号；以及耦合到所述第一采样电路和所述第二采样电路的控制电路，其中，所述控制电路用于根据所述第一采样信号和所述第二采样信号执行与非(NAND)运算，以产生用于激活所述时钟信号的频率调整的激活信号。

相关申请案交叉申请

本申请要求2015年10月28日递交的发明名称为“高抖动容限的无基准频率检测器”的第14/925,716号美国非临时专利申请案的在先申请优先权，该在先申请的全部内容以引用的方式并入本文本中。

背景技术

通过高速系统，例如在高度集成系统上的两个芯片之间或者单个芯片内的电路之间，传输的数据通常在没有伴随时钟信号的情况下发送。虽然无时钟数据传输降低了复杂度和功耗，但是需要数据接收器来生成时钟信号以恢复数据。接收器可使用时钟和数据恢复(CDR)电路来生成与接收数据的相位和频率同步的时钟信号。因此，准确检测接收数据的相位和频率或者时钟信号和数据信号之间的相位和频率偏移对于保证高质量数据通信是很重要的，尤其是对于以约10吉比特/秒(Gbps)至约100Gbps工作的高速数据系统。

发明内容

在一个实施例中，本发明包括一种装置，包括：第一采样电路，用于根据数据信号对时钟信号进行采样，以产生第一采样信号；第二采样电路，用于根据延迟数据信号对所述时钟信号进行采样，以产生第二采样信号；以及耦合到所述第一采样电路和所述第二采样电路的控制电路，其中，所述控制电路用于根据所述第一采样信号和所述第二采样信号执行与非(NAND)运算，以产生用于激活所述时钟信号的频率调整的激活信号。

在另一个实施例中，本发明包括一种方法，包括：根据数据信号对时钟信号进行采样，以产生第一采样信号；将所述数据信号延迟四分之一的时间单位的持续时间，以产生延迟信号；根据所述延迟信号对所述时钟信号进行采样，以产生第二采样信号；以及根据所述第一采样信号和所述第二采样信号执行NAND运算，以产生用于激活电荷泵将所述时钟信号的频率对齐到所述数据信号的频率的激活信号。

在又一个实施例中，本发明包括一种装置，包括：NAND门，包括第一NAND门输入端口、第二NAND门输入端口和NAND门输出端口；以及电压电流(V2I)转换器，包括V2I转换激活端口和V2I转换输出电流端口，其中，所述V2I转换激活端口耦合到所述NAND门输出，所述V2I转换输出电流端口耦合到频率检测环路滤波器。

在下文的详细描述以及结合附图和权利要求中，可以更清楚地理解这些和其它特征。

附图说明

为了更透彻地理解本发明，现参阅结合附图和具体实施方式而描述的以下简要说明，其中的相同参考标号表示相同部分。

图1为无基准频率检测器的示意图。

图2为示出图1的无基准频率检测器在锁定条件下模拟的波形的图。

图3为示出图1的无基准频率检测器在抖动时捕获到的波形的图。

图4为示出图1的无基准频率检测器在经历抖动时捕获到的眼图的图。

图5为根据本发明一实施例的容抖无基准频率检测器的示意图。

图6为根据本发明一实施例的一种实施容抖无基准频率检测器的方案的示意图。

图7为根据本发明一实施例的反相电路的示意图。

图8为根据本发明一实施例的缓冲电路的示意图。

图9为根据本发明一实施例的电流模式逻辑到互补型金属氧化物半导体(CML-to-CMOS)电平转换电路的示意图。

图10为根据本发明一实施例的NAND门电路的示意图。