[发明专利]具有电磁干扰屏蔽的半导体封装

说明书

公开了具有电磁干扰（EMI）屏蔽的半导体封装及用于其制作的方法。半导体封装可容纳单个电子组件，或者可以是系统级封装（SiP）实现。可在半导体封装的顶部上以及沿半导体封装的周边提供EMI屏蔽。周边上的EMI屏蔽可由部署在模塑的侧壁上的固化导电墨或固化导电浆料形成，所述模塑包封在半导体封装上提供的电子组件。EMI屏蔽的顶部部分可以是在模塑的顶表面上提供的层压金属片。半导体封装还可具有带有模塑中的导电墨填充的沟槽的EMI屏蔽的垂直部分，其可将一个或多个电子组件与半导体封装的其它电子组件分开。

技术领域

本公开一般涉及半导体封装，并且更具体来说，涉及具有电磁屏蔽的半导体封装。

背景技术

可在半导体封装上封装集成电路和其它电子装置。半导体封装可集成到诸如消费电子系统的电子系统上。在半导体封装上提供的集成电路和/或电子装置可能彼此干扰或干扰其中集成半导体封装的系统的其它电子组件。

附图说明

现在将参考附图，所述附图不一定按比例绘制，并且其中：

图1A-1G描绘根据本公开的示例实施例的具有电磁干扰（EMI）防护的示例半导体封装及制造过程的简化横截面示意图。

图2A-2H描绘示出根据本公开的示例实施例的具有EMI屏蔽的各种半导体封装的简化横截面示意图。

图3A和3B描绘示出根据本公开的示例实施例的在其中提供多个管芯的具有EMI屏蔽的半导体封装的简化横截面示意图。

图4A和4B描绘示出根据本公开的示例实施例的在管芯和具有EMI防护的半导体封装之间具有的任何种类的电和机械耦合的半导体封装的简化横截面示意图。

图5描绘示出根据本公开的示例实施例的在一个或多个电子组件周围的具有EMI屏蔽的系统级封装（SiP）的简化横截面示意图。

图6描绘示出根据本公开的示例实施例的用于制造图1-5的半导体封装的示例方法的流程图。

具体实施方式

下文参考示出本公开的示例实施例的附图更充分地描述本公开的实施例。但是，本公开可以采用许多不同的形式体现，并且不应解释为局限于本文中阐述的示例实施例；而是，提供这些实施例使得本公开将透彻且完整，并将向本领域技术人员充分传达本公开的范围。通篇中，类似附图标记指类似但不一定相同或同样的元件。

足够详细地描述以下实施例，以使得至少本领域技术人员能够理解并利用本公开。将理解，基于本公开，其它实施例将显而易见，并且在不背离本公开的范围的情况下，可进行过程、机械、材料、尺寸、过程设备和参数改变。

在以下描述中，给出众多特定细节，以便透彻理解本公开的各种实施例。但是，将明白，在没有这些特定细节的情况下也可实践本公开。为了避免混淆本公开，可以不完全详细地公开一些公知的系统配置和过程步骤。同样地，示出本公开的实施例的图是半图解性的，并且不是按比例绘制的，并且具体来说，一些尺寸是为了清楚地呈现，并且可能在附图中有所放大。另外，在公开多个实施例并将它们描述为具有一些共同特征的情况下，为了图示、描述及其理解的清楚和便利起见，甚至在特征不相同的情况下，将用类似附图标记正常地描述类似和相似的特征。

如本文中所用的术语“水平”可定义为与平面或表面（例如，衬底的表面）平行的方向，而不管它的取向。如本文中所使用的术语“垂直”可以指与刚刚描述的水平方向正交的方向。可关于水平平面提及诸如“上”、“上面”、“下方”、“底部”、“顶部”、“侧”（如在“侧壁”中）、“更高”、“更低”、“上”、“上方”和“下”的术语。如本文中所使用的术语“处理”包括沉积材料或光刻胶、图案化、曝光、显影、蚀刻、清洁、烧蚀、抛光和/或去除材料或光刻胶，如在形成描述的结构中所需要的。