[发明专利]具有第一级管芯凸起接地带状物结构的微处理器封装

说明书

一种接地隔离带状物结构封装包括顶层，其具有上互连层，所述上互连层具有上接地接触部、上数据信号接触部和导电材料上接地带状物结构，其连接到上接地接触部并且包围上数据信号接触部。上接触部可在相同互连级的下层的通孔接触部或迹线之上形成并且与其连接。下层的通孔接触部可连接到也可具有这种带状物的第二互连级的上接触部。还可存在至少第三互连级，其具有这种带状物。带状物结构电隔离并且降低信号接触部之间的串扰，因而提供附连到封装的例如集成电路（IC）芯片的装置之间的更高频率和更精确数据信号传递。

技术领域

本发明的实施例一般涉及半导体装置封装，以及具体来说涉及衬底封装和印刷电路板（PCB）衬底（其上可附连集成电路（IC）芯片）及其制造方法。这种衬底封装装置可具有第一级管芯凸起设计，其直接附连到贯穿封装装置的下垂直级的通孔接触部和导电接触部。

背景技术

集成电路（IC）芯片（例如“芯片”、“管芯”、“IC”或“IC芯片”）（例如微处理器、协处理器、图形处理器和其它微电子装置）常常使用封装装置（“封装”）来物理地和/或电子地将IC芯片附连到电路板，例如主板（或主板接口）。IC芯片（例如“管芯”）典型地安装在微电子衬底封装（其除了其它功能以外，使能管芯和插槽、主板或者另一个下一级组件之间的电连接）中。

本领域需要用于制造这类封装的廉价但高吞吐量过程。另外，该过程可产生高封装产量以及高机械稳定性的封装。本领域还需要的是某种封装，其具有更好的组件以用于提供其顶面与封装的其它组件或者附连到封装的其它组件（例如从将经过通孔接触部电连接到封装的下级接触部或迹线的顶面上的接触部）之间的稳定和干净的电源、接地以及高频传送和接收数据信号。

附图说明

在附图的图中，作为示例而不是限制来示出本发明的实施例，附图中，相似参考标号表示相似元件。应当注意，本公开中提到本发明的“一”或“一个”实施例不一定指相同实施例，它们表示至少一个。

图1是导电材料接地隔离带状物结构半导体装置封装（其上可附连至少一个集成电路（IC）芯片或“管芯”）的示意顶透视图。

图2A是图1的示意截面侧视图，示出作为虚线“----”的接地带状物结构，并且示出数据信号接收和传送互连堆叠。

图2B是图1的示意截面侧视图，示出作为实线的接地带状物结构，而没有示出数据信号接收和传送互连堆叠。

图3A是图1的封装的示意截面顶视图，示出顶互连级的顶或上层接触部；并且阴影表示封装的接地带状物结构的一个或多个层。

图3B是接地带状物结构封装的示意截面顶视图，示出封装的顶互连级的顶或上层接地带状物结构部分260。

图3C是接地带状物结构封装的示意截面顶视图，示出封装的第二互连级的顶层或上层接地带状物结构部分262。图3D是接地带状物结构封装的示意截面顶视图，示出封装的第三互连级的顶层或上层接地带状物结构部分264。

图3E是接地带状物结构封装的示意截面顶视图，示出封装的第四互连级的顶层或上层接地带状物结构部分266。

图3F是接地带状物结构封装的示意截面顶视图，示出封装的第五互连级的顶层或上层接地平面部分368。

图3G是接地带状物结构封装的示意截面顶视图，示出封装的第六互连级的顶层或上层电源迹线（或平面）层。

图4是示出按照本文所述实施例的、用于形成接地带状物结构封装的过程的流程图。

图5是导电材料接地隔离带状物结构半导体装置封装（其上附连两个集成电路（IC）芯片或“管芯”）的示意顶透视图。

图6示出按照一个实现的计算装置。

具体实施方式