[其他]自定时随机数生成器

权利要求书

1.一种集成电路，包括：

多个混沌模式生成器(CG)，被布置成循环序列，其中所述多个CG是用于生成随机数字值的自定时数字CG，其中所述多个CG中的第一CG被耦合到所述多个CG中的、在所述循环序列中在前的第二CG以及所述多个CG中的、在所述循环序列中在后的第三CG，其中所述第一CG包括异步数字逻辑电路，所述异步数字逻辑电路包括：

第一输出；

第一输入；

第二输入；以及

第三输入，其中所述第一输入被耦合到所述第一输出并且表示所述第一CG的第一状态(Q1)，所述第二输入被耦合到所述第二CG的第二输出并且表示所述第二CG的第二状态(Q0)，并且所述第三输入被耦合到所述第三CG的第三输出并且表示所述第三CG的第三状态(Q2)，并且其中所述异步数字逻辑电路用于使用Q0、Q1和Q2来更新所述第一CG的下一状态(Q1’)。

2.根据权利要求1所述的集成电路，其中，所述异步数字逻辑电路包括：

第一逻辑门，被耦合到所述第一输入和所述第三输入；

第二逻辑门，被耦合到所述第二输入以及所述第一逻辑门的输出；以及

内部锁存器，被耦合到所述第二逻辑门的输出，其中所述内部锁存器被配置为接收捕获信号，其中所述内部锁存器配置为在所述捕获信号为无效时，允许基于Q0、Q1和Q2的混沌模式生成并且在所述捕获信号为有效时，停止混沌模式生成，其中所述第一CG的输出是所述随机数字值的一位。

3.根据权利要求2所述的集成电路，其中，所述第一逻辑门是 OR门，所述第二逻辑门是异或(XOR)门，并且其中所述内部锁存器包括：

被耦合到所述第一输出和所述XOR门的输出的多路复用器，其中所述多路复用器被配置为在所述捕获信号为无效时，传递所述XOR门的输出并且在所述捕获信号为有效时，捕获所述第一输出；以及

被耦合在所述多路复用器的输出与所述第一输出之间的一对顺序逆变器。

4.根据权利要求3所述的集成电路，其中，所述XOR门的输出处的下一状态(Q1’)由以下等式表示：Q1’＝Q0XOR(Q1 OR Q2)。

5.根据权利要求1所述的集成电路，还包括多个触发器(FF)，所述多个触发器被耦合到所述多个CG的输出并且用于在由捕获信号计时时输出所述随机数字值，其中所述随机数字值的随机性基于所述多个CG的内部锁存器的混沌和亚稳态。

6.根据权利要求5所述的集成电路，其中，所述多个CG的第一数目大于所述多个FF的第二数目，并且其中所述多个CG中的至少一个CG不耦合到所述多个FF。

7.根据权利要求5所述的集成电路，其中，所述多个CG被组织成第一N位随机数生成器(RNG)，其中N是正整数，其中所述多个CG的内部锁存器被配置为接收所述捕获信号，并且其中所述多个FF被配置为在所述捕获信号有效时，锁存从所述多个CG输出的第一N位值。

8.根据权利要求7所述的集成电路，还包括

值检测器逻辑，包括耦合到所述多个CG的所述输出的输入，以及耦合到所述多个CG中的一个CG的复位输入的复位输出，所述复位输出用于在所述第一N位值是预定义值时，使所述多个CG中的所述一个CG复位。

9.根据权利要求7所述的集成电路，还包括：

值检测器逻辑，包括复位输出以及耦合到所述多个CG的所述输 出的输入；以及

OR门，包括控制输出以及输入，所述输入用于在所述第一N位值是预定义值时接收所述捕获信号并从所述复位输出接收SET信号；

被组织成第二N位RNG的第二多个CG，其中所述第二多个CG的内部锁存器被配置为从所述OR门的控制输出接收第二捕获信号，并且其中所述第二N位RNG用于输出第二N位值；以及

XOR逻辑，包括耦合至所述第一N位RNG的输入以及耦合至所述第二N位RNG的输入，其中所述XOR逻辑包括耦合到所述多个FF的输出，其中所述XOR逻辑对所述第一N位值和所述第二N位值执行XOR运算，以生成在所述捕获信号有效时由所述多个FF锁存的随机数字值。

10.根据权利要求5所述的集成电路，还包括混合逻辑，所述混合逻辑被耦合至所述多个FF以接收所述随机数字值并且被耦合至随机数生成器以接收随机数，其中所述混合逻辑被配置为将所述随机数字值与所述随机数组合以生成另外的随机数。