[其他]自定时随机数生成器

说明书

技术领域

本公开的实施例总体涉及集成电路。具体地，本公开涉及一种自定时随机数生成器。

背景技术

各种应用利用随机数生成器(RNG)来生成缺少任何可预测模式的数字序列。存在多种随机应用，并且存在几种用于生成随机数据的不同方法。应当注意的是，存在几种用于随机数生成的计算方法，但是许多方法缺乏“真实”随机性。相反，这些方法可能会在获得不同程度的成功的情况下满足旨在衡量其结果的不可预测性的程度的随机性的一些统计测试。也即，它们的模式在何种程度上是可辨别的。不确定性通常以“熵”来量化，这是信息内容不可预测性的标准度量。

伪随机数生成器(PRNG)(也称为确定性随机比特生成器 (DRBG))是用于生成数字序列的算法，该数字序列特性近似于随机数序列的特性。PRNG生成的序列并非真正随机的，因为它完全由一组相对小的初始值确定，称为PRNG的种子(可能包括真正的随机值)。尽管可使用专门的硬件(例如基于量子力学效应的硬件)来生成更接近于真正随机的序列，然而伪随机数生成器在实践中就其数字生成的速度及其在低成本计算中实现的实用性而言是重要的。密码系统需要良好的随机源，例如以用于密钥生成或加密挑战。存在基于加密安全计算的随机数生成方法，例如基于Yarrow算法和Fortuna (PRNG)等的方法。强加密的PRNG可能会以多个独立的不确定性源作为种子，这些独立的不确定性源中的一些可能在攻击者的控制之下。良好的种子源可为真实随机数生成器(TRNG)，其与某种已知的随机物理现象(例如偏移、热噪声、相位噪声等)相关联。来自混乱(与随机相反)生成器的数字序列与PRNG类似，因为它是确定性的、基于规则的，并且可预测地从初始状态演变。

实用新型内容

为了解决现有技术的问题，本公开提出可实现具有良好熵性能、低功耗、适于VLSI集成的混沌生成器的集成电路。

根据本公开的一个方面，提出一种集成电路，包括多个混沌模式生成器CG，被布置成循环序列，其中所述多个CG是用于生成随机数字值的自定时数字CG，其中所述多个CG中的第一CG被耦合到所述多个CG中的、在所述循环序列中在前的第二CG以及所述多个 CG中的、在所述循环序列中在后的第三CG，其中所述第一CG包括异步数字逻辑电路，所述异步数字逻辑电路包括：第一输出；第一输入；第二输入；以及第三输入，其中所述第一输入被耦合到所述第一输出并且表示所述第一CG的第一状态Q1，所述第二输入被耦合到所述第二CG的第二输出并且表示所述第二CG的第二状态Q0，并且所述第三输入被耦合到所述第三CG的第三输出并且表示所述第三 CG的第三状态Q3，并且其中所述异步数字逻辑电路用于使用Q0、 Q1和Q2来更新所述第一CG的下一状态。

在某些实施例中，所述异步数字逻辑电路包括：第一逻辑门，被耦合到所述第一输入和所述第三输入；第二逻辑门，被耦合到所述第二输入以及所述第一逻辑门的输出；以及内部锁存器，被耦合到所述第二逻辑门的输出，其中所述内部锁存器被配置为接收捕获信号，其中所述内部锁存器配置为在所述捕获信号为无效时，允许基于Q0、 Q1和Q2的混沌模式生成并且在所述捕获信号为有效时，停止混沌模式生成，其中所述第一CG的输出是所述随机数字值的一位。

在某些实施例中，所述第一逻辑门是OR门，所述第二逻辑门是异或门，并且其中所述内部锁存器包括：被耦合到所述第一输出和所述XOR门的输出的多路复用器，其中所述多路复用器被配置为在所述捕获信号为无效时，传递所述XOR门的输出并且在所述捕获信号为有效时，捕获所述第一输出；以及被耦合在所述多路复用器的输出与所述第一输出之间的一对顺序逆变器。

在某些实施例中，所述XOR门的输出处的下一状态Q1’由以下等式表示：Q1’＝Q0XOR(Q1OR Q2)。

在某些实施例中，集成电路还包括多个触发器FF，所述多个触发器被耦合到所述多个CG的输出并且用于在由捕获信号计时时输出所述随机数字值，其中所述随机数字值的随机性基于所述多个CG的内部锁存器的混沌和亚稳态。

在某些实施例中，所述多个CG的第一数目大于所述多个FF的第二数目，并且其中所述多个CG中的至少一个CG不耦合到所述多个FF。

在某些实施例中，所述多个CG被组织成第一N位随机数生成器 RNG，其中N是正整数，其中所述多个CG的内部锁存器被配置为接收所述捕获信号，并且其中所述多个FF被配置为在所述捕获信号有效时，锁存从所述多个CG输出的第一N位值。