[发明专利]独立式键盘扫描及编码电路有效
申请号: | 201610003246.3 | 申请日: | 2016-01-05 |
公开(公告)号: | CN105471439B | 公开(公告)日: | 2018-07-24 |
发明(设计)人: | 凌云;袁川来;郭艳杰;陈刚;王兵;文定都 | 申请(专利权)人: | 湖南工业大学 |
主分类号: | H03M11/20 | 分类号: | H03M11/20 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 412007 湖南省株洲*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 立式 键盘 扫描 编码 电路 | ||
一种独立式键盘扫描及编码电路,由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成。所述电路经由时钟脉冲、扫描脉冲的控制,将对单键操作、组合键操作、键盘维持状态操作的定位,转换成同一二进制长度的有效状态码和无效状态码,经过编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号;不同的单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操作功能或者是调整按键操作功能,不需要修改键盘扫描电路结构,只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述发明电路不用编写和运行程序,工作可靠。
技术领域
本发明涉及一种键盘的扫描电路,尤其是一种独立式键盘扫描及编码电路。
背景技术
随着嵌入式技术的不断发展,当前各类电子产品普遍采用微控制器作为控制核心,键盘作为主要的输入设备,得到了广泛的应用。
目前的键盘扫描主要由微控制器所控制,需要通过运行微控制器中的程序来进行,遇到干扰,造成程序飞跑,扫描程序将不能正常工作。
申请号为CN201010153560.2的发明专利“一种矩阵键盘的快速扫描定位方法”采用键盘中断触发的方式进入键盘的扫描定位过程,采用多次重复键盘扫描步骤的方法判断按键是否有效,并对所获得的键值进行状态判断;如果多次采样状态相同,则处于稳定状态,键值有效;如果多次采样状态不同,键值无效。单键操作或组合键操作需要单独判断,如是单键操作,则进入单键处理模式;如是组合键操作,则进入组合键处理模式。该专利所述方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题,以及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理;没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能;增减按键操作功能或者是调整按键操作功能时,需要修改键盘扫描定位程序结构。
发明内容
为了解决现有键盘扫描定位方法存在的上述技术问题,本发明提供了一种独立式键盘扫描及编码电路,由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成。
所述独立式键盘扫描及编码电路由扫描脉冲和时钟脉冲进行同步控制。
所述独立式键盘共有N个按键,设有N位键盘状态信号输出端;所述N位键盘状态信号为电平信号。
所述第一缓冲寄存器和第二缓冲寄存器均N位二进制寄存器;所述第一缓冲寄存器的N位数据输入端依次连接至N位键盘状态信号输出端;所述第二缓冲寄存器的N位数据输入端依次连接至N位键盘状态信号输出端。
所述第一缓冲寄存器和第二缓冲寄存器的接收脉冲输入端连接至扫描脉冲。
所述数据组合单元设有第一路N位数据输入端、第二路N位数据输入端和2×N位数据输出端;所述第一路N位数据输入端依次连接至第一缓冲寄存器的N位数据输出端,第二路N位数据输入端依次连接至第二缓冲寄存器的N位数据输出端。
所述数据组合单元还设有数据选择信号端;所述数据选择信号端连接至扫描脉冲;数据组合单元的2×N位数据输出中,所述扫描脉冲为低电平时,第一路N位数据在前,第二路N位数据在后;所述扫描脉冲为高电平时,第一路N位数据在后,第二路N位数据在前;或者是,数据组合单元的2×N位数据输出中,所述扫描脉冲为低电平时,第一路N位数据在后,第二路N位数据在前;所述扫描脉冲为高电平时,第一路N位数据在前,第二路N位数据在后。
所述状态码寄存器为2×N位二进制寄存器;状态码寄存器的2×N位数据输入端连接至数据组合单元的2×N位数据输出端。
所述状态码寄存器的接收脉冲输入端连接至时钟脉冲。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湖南工业大学,未经湖南工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610003246.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:LDPC码的编码方法
- 下一篇:一种带冗余结构的单片集成译码电路