[发明专利]半导体熔丝及其制法

说明书

本发明涉及半导体熔丝及其制法，其提出具有外延熔丝连接区的半导体熔丝及其制法。该方法包括：制造包含以熔丝连接区电性连接的阳极区和阴极区的半导体熔丝，该制造包括：在该阳极区和该阴极区之间以外延方式形成该熔丝连接区，其中，该熔丝连接区有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝形成断路。该半导体熔丝包括：以熔丝连接区电性连接的阳极区和阴极区，其中，该熔丝连接区包括外延结构且有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝的形成断路，其中，该外延结构与该半导体熔丝的该阳极区和该阴极区至少部分结晶对准。

技术领域

本发明涉及半导体装置及用于制造半导体装置的方法，更具体地说，涉及半导体熔丝及其制法。

背景技术

半导体熔丝(Semiconductor fuse)技术，有时也被称为“电子熔丝(e-fuse)”技术，允许集成电路制造后硬体编程(post-fabrication hardware programming)。类似于标准家用熔丝，半导体熔丝可以被设计成在施加编程电流(programming current)之后的永久断路(open circuit)。通过在集成电路中包括一个或多个半导体熔丝，可提供芯片上修改(on-chip modifications)、一次性编程(OTP,one time programmable)记忆体和/或电路调整(tuning)功能。例如，使用适当的感测电路，半导体熔丝可以在短路时表示二进制的“1”，以及在断路时表示二进制的“0”。

集成电路制造过程包括许多制程步骤，例如光微影图案化(photolithographicpatterning)、材料沉积和材料去除步骤。每个步骤需要将晶圆暴露在各种化学和/或机械步骤中，这会有生产成本和时间的问题。因此，需要减少或消除制程步骤的半导体熔丝及其制法。

发明内容

在一个态样中，通过提供一种方法，克服先前技术的缺点，并提供额外的优点。该方法包括：制造包含以熔丝连接区电性连接的阳极区和阴极区的半导体熔丝，该制造包括：在该阳极区和该阴极区之间以外延方式形成该熔丝连接区，其中，该熔丝连接区有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝形成断路。

在另一个态样中，提出一种包含半导体熔丝的结构。该半导体熔丝包括：以熔丝连接区电性连接的阳极区和阴极区，其中，该熔丝连接区包括外延结构并且有助于在该阳极区和该阴极区之间施加编程电流时令该半导体熔丝形成断路，其中，该外延结构与该半导体熔丝的该阳极区和该阴极区至少部分结晶对准。

通过本发明的技术可实现其它的特征和优点。在本文中详细描述本发明的其他实施例和态样且被视为本发明的一部分。

附图说明

特别指出本发明的一个或多个态样并明确要求以权利要求书的例子作为说明书的结论。以下配合附图详细描述本发明的前述主张及其它目的、特征以及优点与，其中：

图1A及图1B根据本发明的一个或多个态样描述用于制造半导体熔丝的制程的实施例；

根据本发明的一个或多个态样，图2A是半导体熔丝沿图2B的线2A-2A所示的正面剖视图；

图2B是根据本发明的一个或多个态样的半导体熔丝的平面图；

图2C是根据本发明的一个或多个态样的具有从基板延伸出多个鳍片的结构的平面图；

图2D根据本发明的一个或多个态样显示在对该多个鳍片执行鳍片切割制程以形成第一鳍状结构和第二鳍状结构之后的图2C的结构；

图2E根据本发明的一个或多个态样说明在从半导体熔丝的阳极区和阴极区的暴露表面以外延方式形成半导体材料之后的图2D的结构；

图2F根据本发明的一个或多个态样说明在半导体熔丝的阳极区和阴极区之间以外延方式形成熔丝连接区之后的图2E的结构；