[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明是有关于半导体装置，且特别是有关于一种动态随机存取存储器及其制造方法。

背景技术

在动态随机存取存储器(Dynamic Random Access Memory，以下简称DRAM)中，电容放电所释放的信号ΔV实际上很小，故必须经由感应放大器进行放大，使得电容放电信号可被感应并读取。然而，当电容所释放的信号ΔV太小时，其信号就无法被感应。

电容放大信号与下列公式相关：

由上述公式可知，电容放大信号ΔV_BL与位线(Bit line；BL)的寄生电容C_BL及DRAM的电容C_S相关。其中，增加电容放大信号ΔV_BL的方式之一是降低位线的寄生电容。

在目前的DRAM中，晶体管的主动区形成于单晶的半导体基板中。电容设置于主动区的顶部，并通过电容接触件(capacitor contact)进行桥接。其中，位线最靠近于电容接触件。影响位线的寄生电容的因素很多，但主要是来自于位线和电容接触件之间的位线-电容接触件寄生电容(BL-CC capacitance)。然而，随着工艺尺寸不断微缩，DRAM中的位线和电容接触件之间的距离越来越短，且随着DRAM的容量需求越来越大，位线的长度也越来越长。这些都将导致位线的寄生电容增加，进而降低电容放大信号ΔV_BL。

因此，目前亟需一种能够降低位线的寄生电容的半导体装置及其制造方法。

发明内容

根据一实施例，本发明提供一种半导体装置的制造方法，包括提供一半导体基板；形成多个位线结构于半导体基板上方，其中位线结构之间包括多个沟槽；形成一第一绝缘层顺应性覆盖沟槽；沉积一第二绝缘层于沟槽中和第一绝缘层上；通过一自对准接触(self-aligned contact；SAC)刻蚀工艺在位线结构之间形成多个电容接触孔(capacitor contact hole)；形成一第一接触件于电容接触孔中；形成一气隙于第一接触件周围；以及形成一第二接触件于第一接触件上，其中第二接触件与第一接触件构成一电容接触件(capacitor contact)。本发明亦提供一种半导体装置。

根据另一实施例，本发明提供一种半导体装置，包括：多个位线结构，位于一半导体基板上方；多个电容接触件(capacitor contacts)，位于位线结构之间，其中电容接触件包括一第一接触件和一第二接触件，且第二接触件位于第一接触件上；多个绝缘物，位于气隙和位线结构之间；多个气隙，位于位线结构和电容接触件之间并围绕第一接触件；以及多个间隔物，位于气隙上并围绕第二接触件。

依照本案实施例所提供的半导体结构，由于仅在电容接触件周围形成具有较小介电常数(约为1)的气隙，有效降低位线和电容接触件之间的寄生电容，进而降低位线的寄生电容。此外，本案实施例所提供的半导体结构制造方法是在形成电容接触孔后，再形成第三绝缘层-牺牲层，之后，再将牺牲层移除即可形成气隙，大大的降低了工艺的难度以及提升了工艺的稳定度，也在未来工艺微缩上较具有可行性与竞争性。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是根据本一实施例显示动态随机存取存储器(DRAM)的俯视图；

图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A是根据本发明一些实施例显示沿着图1的A-A’线绘制在各个制造阶段的动态随机存取存储器(DRAM)的一系列剖面图；

图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B是根据本发明一些实施例显示沿着图1的B-B’线绘制在各个制造阶段的动态随机存取存储器(DRAM)的一系列剖面图；

图4C是根据本发明一实施例显示在对应于图4A、图4B的工艺阶段的动态随机存取存储器(DRAM)的俯视图；

图6C显示根据本发明一实施例显示沿着图6A、图6B的x-x’线绘制的动态随机存取存储器(DRAM)的剖面图；

图7C显示根据本发明一实施例显示沿着图7A、图7B的x-x’线绘制的动态随机存取存储器(DRAM)的剖面图；

图12C显示根据本发明一实施例显示沿着图12A、图12B的x-x’线绘制的动态随机存取存储器(DRAM)的剖面图。