[发明专利]提高多晶硅平坦化均匀性的方法在审

专利信息
申请号: 201610006720.8 申请日: 2016-01-06
公开(公告)号: CN106952867A 公开(公告)日: 2017-07-14
发明(设计)人: 李敏 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 上海光华专利事务所31219 代理人: 余明伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 提高 多晶 平坦 均匀 方法
【权利要求书】:

1.一种提高多晶硅平坦化均匀性的方法,其特征在于,包括:

提供半导体衬底,所述半导体衬底内形成有隔离区域;

在所述半导体衬底上形成栅极结构,并在所述隔离区域的上方形成虚拟栅极结构;

形成覆盖多晶硅层,所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构,并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙;

对所述覆盖多晶硅层进行平坦化处理。

2.根据权利要求1所述的提高多晶硅平坦化均匀性的方法,其特征在于:在所述半导体衬底上形成所述栅极结构的同时,在所述隔离区域的上方形成所述虚拟栅极结构。

3.根据权利要求2所述的提高多晶硅平坦化均匀性的方法,其特征在于:在形成所述栅极结构的同时,形成所述虚拟栅极结构包括:

在所述半导体衬底上形成隧穿氧化层;

在所述隧穿氧化层上形成栅极多晶硅层的同时,在所述隔离区域的上方形成所述虚拟栅极结构;

在所述栅极多晶硅层及所述虚拟栅极结构上依次形成栅间介电层及硬掩膜层;

在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧及所述虚拟栅极结构、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧同时形成侧墙;

去除位于所述虚拟栅极结构上方的所述栅间介电层、所述硬掩膜层及位于所述虚拟栅极结构两侧的所述侧墙。

4.根据权利要求2所述的提高多晶硅平坦化均匀性的方法,其特征在于:在形成所述栅极结构的同时,形成所述虚拟栅极结构包括:

在所述半导体衬底上形成隧穿氧化层;

在所述隧穿氧化层上形成栅极多晶硅层的同时,在所述隔离区域的上方形成所述虚拟栅极结构;

在所述栅极多晶硅层上依次形成栅间介电层及硬掩膜层;

在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧形成侧墙。

5.根据权利要求1所述的提高多晶硅平坦化均匀性的方法,其特征在于:先在所述半导体衬底上形成栅极结构,而后在所述隔离区域的上方形成虚拟栅极结构。

6.根据权利要求1所述的提高多晶硅平坦化均匀性的方法,其特征在于:采用化学机械抛光工艺对所述覆盖多晶硅层进行平坦化处理。

7.根据权利要求1所述的提高多晶硅平坦化均匀性的方法,其特征在于:对所述覆盖多晶硅层进行平坦化处理后,所述覆盖多晶硅层的上表面高于所述硬掩膜层的上表面。

8.根据权利要求7所述的提高多晶硅平坦化均匀性的方法,其特征在于:对所述覆盖多晶硅层进行平坦化处理后,所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面150埃~250埃。

9.根据权利要求8所述的提高多晶硅平坦化均匀性的方法,其特征在于:对所述覆盖多晶硅层进行平坦化处理后,所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面200埃。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610006720.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top