[发明专利]提高多晶硅平坦化均匀性的方法

说明书

技术领域

本发明属于半导体制备工艺领域，特别是涉及一种提高多晶硅平坦化均匀性的方法。

背景技术

随着半导体工艺的发展，半导体器件的关键尺寸逐步减小，已增加单位面积内器件的密度，进而降低生产成本。然而，当半导体器件的关键尺寸减小到一定的程度，有源区的关键尺寸、多晶硅的关键尺寸、连接通孔的关键尺寸、以及连接通孔与多晶硅的距离很难使用常规工艺进一步缩小，成为制约半导体器件进一步缩小的关键因素。

现有工艺中，一般通过增加侧墙刻蚀工艺以打开栅极多晶硅层两侧的侧墙，而后沉积覆盖多晶硅层，以实现栅极与栅极、栅极与源/漏极的局部互连。该工艺可以减少互连结构的数量，并可以减小半导体器件的尺寸，进而实现半导体芯片尺寸的减小。

为了更好地控制所述覆盖多晶硅层的关键尺寸，在形成所述覆盖多晶硅层之后，需要对所述覆盖多晶硅层进行平坦化处理，所述覆盖多晶硅层平坦化均匀性越好，越有利于控制所述覆盖多晶硅层的关键尺寸。然而，对所述覆盖多晶硅层平坦化处理之后，在器件致密区域(dense)及器件疏松区域(ISO)，所述覆盖多晶硅层具有明显不同的平坦化性能，如图1所示，在器件致密区域，即栅极12所在的区域，所述覆盖多晶硅层13的表面非常平整，而在器件疏松区域，即所述半导体衬底10内所述隔离区域11所对应区域，所述覆盖多晶硅层13出现明显的凹陷。所述覆盖多晶硅层13平坦化均匀性不好，会使得所述覆盖多晶硅层13的关键尺寸难以精确控制。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高多晶硅平坦化均匀性的方法，用于解决现有技术中由于覆盖多晶硅层平坦化均匀性不好，使得覆盖多晶硅层的关键尺寸难以精确控制的问题。

为实现上述目的及其他相关目的，本发明提供一种提高多晶硅平坦化均匀性的方法，所述提高多晶硅平坦化均匀性的方法至少包括：

提供半导体衬底，所述半导体衬底内形成有隔离区域；

在所述半导体衬底上形成栅极结构，并在所述隔离区域的上方形成虚拟栅极结构；

形成覆盖多晶硅层，所述覆盖多晶硅层覆盖所述栅极结构及所述虚拟栅极结构，并填满所述栅极结构之间、所述虚拟栅极结构之间及所述栅极结构与所述虚拟栅极结构之间的间隙；

对所述覆盖多晶硅层进行平坦化处理。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在所述半导体衬底上形成所述栅极结构的同时，在所述隔离区域的上方形成所述虚拟栅极结构。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：

在所述半导体衬底上形成隧穿氧化层；

在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；

在所述栅极多晶硅层及所述虚拟栅极结构上依次形成栅间介电层及硬掩膜层；

在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧及所述虚拟栅极结构、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧同时形成侧墙；

去除位于所述虚拟栅极结构上方的所述栅间介电层、所述硬掩膜层及位于所述虚拟栅极结构两侧的所述侧墙。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，在形成所述栅极结构的同时，形成所述虚拟栅极结构包括：

在所述半导体衬底上形成隧穿氧化层；

在所述隧穿氧化层上形成栅极多晶硅层的同时，在所述隔离区域的上方形成所述虚拟栅极结构；

在所述栅极多晶硅层上依次形成栅间介电层及硬掩膜层；

在所述隧穿氧化层、所述栅极多晶硅层、所述栅间介电层及所述硬掩膜层形成的堆栈结构两侧形成侧墙。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，先在所述半导体衬底上形成栅极结构，而后在所述隔离区域的上方形成虚拟栅极结构。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，采用化学机械抛光工艺对所述覆盖多晶硅层进行平坦化处理。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高于所述硬掩膜层的上表面。

作为本发明的提高多晶硅平坦化均匀性的方法的一种优选方案，对所述覆盖多晶硅层进行平坦化处理后，所述覆盖多晶硅层的上表面高出所述硬掩膜层的上表面150埃～250埃。