[发明专利]半导体布局结构

权利要求书

1.一种半导体布局结构，包含有：

至少一第一信号线，沿一第一方向延伸，该第一信号线为字元线；

一对低电源电位线，沿该第一方向延伸，该对低电源电位线沿一第二方向排列，且形成于该第一信号线的相对两侧并以该第一信号线为中轴呈镜像对称，该第一方向与该第二方向彼此垂直；以及

一对第二信号线，沿该第一方向延伸，该对第二信号线沿该第二方向排列，且形成于该第一信号线的相对两侧，且该对第二信号线为一对位线。

2.如权利要求1所述的半导体布局结构，其中该对低电源电位线分别设置于一该第二信号线与该第一信号线之间。

3.如权利要求1所述的半导体布局结构，其中该第一信号线、该对低电源电位线与该对第二信号线之间的间距彼此相同。

4.如权利要求1所述的半导体布局结构，还包含一对高电源电位线，沿该第一方向延伸，该对高电源电位线沿该第二方向排列，且形成于该第一信号线的相对两侧。

5.如权利要求4所述的半导体布局结构，其中该对第二信号线分别设置于一该低电源电位线与一该高电源电位线之间。

6.如权利要求4所述的半导体布局结构，其中该对高电源电位线、该对第二信号线以该第一信号线为中轴呈镜像对称。

7.如权利要求1所述的半导体布局结构，还包含多个鳍片图案，且该多个鳍片图案沿该第一方向延伸。

8.如权利要求7所述的半导体布局结构，其中该对低电源电位线至少与二个该鳍片图案重叠。

9.如权利要求8所述的半导体布局结构，还包含一第一连线图案，沿该第二方向延伸，且该第一连线图案与重叠于该对低电源电位线的该多个鳍片图案交错。

10.如权利要求9所述的半导体布局结构，还包含至少二个第一插塞图案，且该至少二个第一插塞图案与重叠于该对低电源电位线的该多个鳍片图案、该对低电源电位线与该第一连线图案重叠。

11.如权利要求1所述的半导体布局结构，还包含多个栅极图案，沿该第二方向延伸。

12.如权利要求11所述的半导体布局结构，还包含多个第二连线图案，沿该第一方向延伸，且该多个第二连线图案分别与该多个栅极图案交错。

13.如权利要求12所述的半导体布局结构，还包含多个第二插塞图案，且该多个第二插塞图案分别与该多个第二连线图案重叠。

14.一种半导体布局结构，包含有：

二高电源电位线，沿一方向延伸；

二低电源电位线，沿该方向延伸，且该二低电源电位线设置于该二高电源电位线之间；

多个第一信号线，为多个字元线，沿该方向延伸与排列，且该多个第一信号线设置于该二低电源电位线之间；以及

多个第二信号线，沿该方向延伸，且该多个第二信号线分别设置于一该高电源电位线与一该低电源电位线之间，且各该第二信号线为一位线。

15.如权利要求14所述的半导体布局结构，其中该第一信号线、该二低电源电位线、该多个第二信号线与该二高电源电位线之间的间距彼此相同。

16.如权利要求14所述的半导体布局结构，还包含至少二个鳍片图案，沿该方向延伸。

17.如权利要求16所述的半导体布局结构，其中该二低电源电位线与该至少二个鳍片图案重叠。

18.如权利要求17所述的半导体布局结构，还包含二个插塞图案，且该二低电源电位线分别与该二个 插塞图案与该至少二个鳍片图案重叠。