[发明专利]存储器装置、电荷帮浦电路以及其电压泵激方法

说明书

存储器装置、电荷帮浦电路以及其电压泵激方法。本发明提供一种存储器装置、电荷帮浦电路以及电压泵激方法。电荷帮浦电路包括多个延迟单元、锁存电路以及多个电荷帮浦单元。根据输出时钟信号，延迟单元分别产生多个时钟信号。锁存电路接收时钟信号的最后阶段时钟信号以及锁存致能信号。锁存电路决定是否锁存最后阶段时钟信号或根据锁存致能信号产生输出时钟信号。第一级的电荷帮浦单元接收一个输入电压，以及根据时钟信号以及输出时钟信号。电荷帮浦单元针对输入电压执行电压泵激操作来产生输出电压。

技术领域

本发明涉及一种电荷帮浦电路以及一种电压泵激方法，且特别涉及一种电荷帮浦电路与电压泵激方法，用以产生一个编程电压和/或抹除电压给存储器装置。

背景技术

近年来，非易失性的存储器装置应用在电子装置中日益普及，为了在非易失性存储器装置中提供编程电压与抹除电压，在现有技术中，电荷帮浦电路在非易失性存储器装置中是必需的。

在现有技术中，电荷帮浦电路由多个电荷帮浦单元所建构，电荷帮浦单元依序针对输入电压进行升压来产生输出电压。电压帮浦单元基于各自对应的时钟信号来进行电压泵激的操作。如果已知的电荷帮浦电路不能即时的停止时钟信号，则不需要的时钟脉冲将被传递至电荷帮浦单元中，并使输出电压产生不必要的纹波。此外，当电荷帮浦电路再次被启动时，一个因电荷帮浦单元链而造成的延迟时间在重新产生输出电压的时间上是必要的，并且，在上述的延迟时间中，输出电压的降低，以及输出电压上的其他纹波都会被产生。换句话说，在现有技术中，电荷帮浦电路存在更多的纹波与峰值电流，因此降低了输出电压的效率。

发明内容

本发明提供一种电荷帮浦电路与电压泵激方法，用以产生输出电压，具有减少输出纹波与减少峰值电流的功能。

本发明也提供一种具有电荷帮浦电路的存储器装置，电荷帮浦电路被用来提供一个编程电压与抹除电压，具有减少输出纹波与减少峰值电流的功能。

本发明提供一种电荷帮浦电路，包含多个延迟单元、锁存器以及多个电荷帮浦单元。延迟单元相互串联耦接，其中延迟单元根据输出时钟信号分别地产生多个时钟信号。锁存电路耦接延迟单元，接收时钟信号中的最后一级时钟信号以及锁存致能信号，其中锁存电路决定是否根据锁存致能信号以锁存最后一级时钟信号来产生输出时钟信号。电荷帮浦单元相互串联耦接，其中第一级电荷帮浦单元接收输入电压，并且，电荷帮浦单元根据时钟信号与输出时钟信号以针对输出电压进行电压泵激操作来产生输出电压。

本发明提供一种存储器装置，包括一电荷帮浦电路。电荷帮浦电路包含多个延迟单元、锁存器以及多个电荷帮浦单元。延迟单元相互串联耦接，其中延迟单元根据输出时钟信号分别地产生多个时钟信号。锁存电路耦接延迟单元，接收时钟信号中的最后一级时钟信号以及锁存致能信号，其中锁存电路决定是否根据锁存致能信号以锁存最后一级时钟信号来产生输出时钟信号。电荷帮浦单元相互串联耦接，其中第一级电荷帮浦单元接收输入电压，并且，电荷帮浦单元根据时钟信号与输出时钟信号以针对输出电压进行电压泵激操作来产生输出电压。其中，输出电压被使用为编程电压与抹除电压中的至少其中之一。

本发明更提供一种电压泵激方法，此电压泵激方法包括：藉由依序延迟输出时钟信号以产生多个时钟信号；接收输入电压，以及根据时钟信号与输出时钟信号针对输出电压操作电压泵激操作以产生输出电压；以及，当输出电压的电压电平到达参考电压的电压电平时，则锁存时钟信号的最后一级时钟信号的电压电平以产生输出时钟信号。

根据上述描述，本发明提供一个具有锁存电路的电荷帮浦电路。在电压泵激操作被完成的时间点，根据锁存致能信号来能锁存最后一级时钟信号，如此，不需要的时钟不会被传送至电荷帮浦单元，输出电压的电压电平稳定性可以被保持，并能减少存在于电压帮浦电路中的输出纹波与峰值电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明