[发明专利]一种槽栅功率MOSFET器件有效

专利信息
申请号: 201610015326.0 申请日: 2016-01-08
公开(公告)号: CN105633137B 公开(公告)日: 2019-02-01
发明(设计)人: 罗小蓉;吕孟山;尹超;张彦辉;马达;吴俊峰;阮新亮;葛薇薇 申请(专利权)人: 电子科技大学
主分类号: H01L29/423 分类号: H01L29/423;H01L29/78
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 功率 mosfet 器件
【权利要求书】:

1.一种槽栅功率MOSFET器件,包括从下至上依次层叠设置的第二导电类型半导体衬底(1)、第一导电类型重掺杂半导体漏区(31)、第一导电类型半导体有源层(2)和第二导电类型半导体体区(4);所述第二导电类型半导体体区(4)中具有栅极结构和第一导电类型半导体漂移区(7);所述第一导电类型半导体漂移区(7)位于栅极结构的两侧;所述第二导电类型半导体体区(4)的两侧还具有第一导电类型重掺杂半导体漏延伸区(32),所述第一导电类型重掺杂半导体漏延伸区(32)的侧面与第二导电类型半导体体区(4)、第一导电类型半导体漂移区(7)和第一导电类型半导体有源层(2)接触,第一导电类型重掺杂半导体漏延伸区(32)的下表面与第一导电类型重掺杂半导体漏区(31)的上表面接触,第一导电类型重掺杂半导体漏延伸区(32)上表面与漏极金属接触;其特征在于,所述栅极结构包括平面栅结构(11)和沟槽栅结构(10);所述平面栅结构(11)位于第一导电类型半导体漂移区(7)和沟槽栅结构(10)之间,所述平面栅结构(11)与第一导电类型半导体漂移区(7)接触;所述平面栅结构(11)与沟槽栅结构之间的第二导电类型半导体体区(4)中具有源极结构(12),所述源极结构(12)与沟槽栅侧面接触;所述沟槽栅结构(10)包括多个沿器件横向方向并列设置的沟槽栅,每个沟槽栅由沟槽栅介质(6)和位于沟槽栅介质(6)中的导电材料(5)构成;所述导电材料(5)的上表面与栅极金属接触,沟槽栅的下端延伸至第一导电类型半导体有源层(2)中;沿器件横向方向,相邻沟槽栅之间具有沟槽栅源极结构(14);

所述源极结构(12)由源极金属、第二导电类型的重掺杂半导体体接触区(9)及位于第二导电类型的重掺杂半导体体接触区(9)两侧的第一导电类型的重掺杂半导体源区(8)构成,所述源极金属位于第二导电类型的重掺杂半导体体接触区(9)和第一导电类型的重掺杂半导体源区(8)的上表面;

所述沟槽栅沿器件纵向方向分为多段,沟槽栅的上端位于第一导电类型的重掺杂半导体源区(8)中,所述源极结构(12)由第一导电类型的重掺杂半导体源区(8)构成,所述纵向方向是指与器件垂直方向和器件横向方向构成空间三维直角坐标系的第三维度方向。

2.根据权利要求1所述的一种槽栅功率MOSFET器件,其特征在于,所述沟槽栅源极结构(14)包括第一导电类型的重掺杂半导体源区(8)、第二导电类型的重掺杂半导体体接触区(9)和源极金属,所述第一导电类型的重掺杂半导体源区(8)和第二导电类型的重掺杂半导体体接触区(9)位于第二导电类型半导体体区(4)上表面,且第二导电类型的重掺杂半导体体接触区(9)位于第一导电类型的重掺杂半导体源区(8)之间,所述第一导电类型的重掺杂半导体源区(8)与沟槽栅介质(6)接触,源极金属位于第一导电类型的重掺杂半导体源区(8)和第二导电类型的重掺杂半导体体接触区(9)上表面。

3.根据权利要求1所述的一种槽栅功率MOSFET器件,所述沟槽栅源极结构(14)在纵向上由分段式的第一导电类型的重掺杂半导体源区(8)和第二导电类型的重掺杂半导体体接触区(9)构成,所述第二导电类型的重掺杂半导体体接触区(9)被第一导电类型的重掺杂半导体源区(8)所包围,所述分段沟槽栅源极与分段沟槽栅一一对应,源极金属位于第一导电类型的重掺杂半导体源区(8)和第二导电类型的重掺杂半导体体接触区(9)上表面。

4.根据权利要求1所述的一种槽栅功率MOSFET器件,其特征在于,所述沟槽栅在器件俯视图中,其形状为多边形或圆形。

5.根据权利要求1所述的一种槽栅功率MOSFET器件,其特征在于,所述第二导电类型半导体衬底(1)和第一导电类型的重掺杂半导体漏极接触区(31)之间具有介质层(13),所述介质层(13)上表面与第一导电类型的重掺杂半导体漏极接触区(31)接触,下表面与第二导电类型半导体衬底(1)接触。

6.根据权利要求2所述的一种槽栅功率MOSFET器件,其特征在于,所述第二导电类型半导体衬底(1)和第一导电类型的重掺杂半导体漏极接触区(31)之间具有介质层(13),所述介质层(13)上表面与第一导电类型的重掺杂半导体漏极接触区(31)接触,下表面与第二导电类型半导体衬底(1)接触。

7.根据权利要求4所述的一种槽栅功率MOSFET器件,其特征在于,所述第二导电类型半导体衬底(1)和第一导电类型的重掺杂半导体漏极接触区(31)之间具有介质层(13),所述介质层(13)上表面与第一导电类型的重掺杂半导体漏极接触区(31)接触,下表面与第二导电类型半导体衬底(1)接触。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610015326.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top