[发明专利]一种槽栅功率MOSFET器件

说明书

本发明属于功率半导体技术领域，特别涉及一种槽栅功率MOSFET器件。本发明有以下特点：一、采用横向重掺杂半导体漏区和纵向漏延伸区，从而使器件同时具有VDMOS可并联产生大电流和LDMOS易集成的优点；二、采用分段沟槽栅结构，可以提高沟道密度，节省器件尺寸，从而降低器件的比导通电阻；三、通过半导体体区与横向漂移区形成RESURF结构，可以改善器件的表面电场，提高横向漂移区掺杂浓度，导通状态下，横向漂移区形成低阻通道，显著降低器件的功耗。

技术领域

本发明属于半导体技术领域，具体的说涉及一种槽栅功率MOSFET器件。

背景技术

功率MOSFET(Metal Oxide Semiconductor Filed-Effect Transistor)是单极型(多子)导电器件，具有输入阻抗高，开关速度快，易驱动，与CMOS工艺兼容等优点，在计算机，通信，新能源，轨道交通，智能电网等领域广泛应用。

功率VDMOS具有可并联的特点，可以产生大电流，同时其元胞尺寸不随耐压的增大而增大，使器件具有较小的比导通电阻Ron.sp。但功率VDMOS存在不可集成的问题，这也限制了其在功率集成电路中的应用。

功率LDMOS由于易集成的优点而广泛应用于功率集成电路中，但耐压越高，漂移区越长，掺杂浓度越低，这使其比导通电阻增加，功耗随之增大。槽栅的引入，使漂移区中的电流不再集中于表面，电流流通面积增加，从而降低了比导通电阻。文献(Reduced OnResistance in LDMOS Devices by Integrating Trench Gates Into PlanarTechnology，IEEE ELECTRON DEVICE LETTERS,VOL.31,NO.5,MAY2010)在功率器件LDMOS中引入了槽栅结构，使其同时具有平面栅和槽栅，从而有效降低了器件的比导通电阻，但LDMOS较大的器件尺寸依然限制了其比导通电阻的降低。

RESURF(REduce SURface Field，降低表面场)技术具有如下优点：一，可以降低器件的表面电场，使电场分布更加均匀，避免了器件在表面处提前击穿，从而提高耐压。二，可以提高漂移区的掺杂浓度，从而有效的降低器件的比导通电阻。文献(A 700-V Junction-Isolated Triple RESURF LDMOS With N-Type Top Layer，IEEE ELECTRON DEVICELETTERS,VOL.35,NO.7,JULY 2014)提出一种具有N-top层的Triple-RESURF器件，P埋层可以辅助耗尽漂移区，提高漂移区浓度，高掺杂N-top层可以提供低阻通道，从而有效降低器件的比导通电阻。但P埋层通过高能离子注入形成，工艺难度较大，同时P埋层还会引入JFET(Junction Field-Effect-Transistor)效应。

发明内容

本发明的目的是提出一种可集成的槽栅功率MOSFET器件，结合VDMOS可并联产生大电流和LDMOS易集成的优点，同时提高电流流通面积，节省器件尺寸，从而显著降低器件的功耗。

为实现上述目的，本发明采用如下技术方案：