[发明专利]CMOS图像传感器像元合并读出电路结构及信号处理读出方法

说明书

本发明公开了一种CMOS图像传感器像元合并读出电路结构及信号处理读出方法。该结构包括列总线，列放大器，列读出复位开关、列选通开关，列合并电容，列合并控制开关，列合并总线，列合并输出开关，行合并电容，合并复位开关，行合并控制开关，行合并总线及输出放大器。系统工作时，由列总线依次选取待合并像元所在行，通过列合并控制开关和行合并控制开关完成行列像元合并操作，最终经输出放大器输出像元合并后的信号。本发明的优点在于实现了CMOS图像传感器任意规模的像元合并功能，同时提升了信噪比和帧频。

技术领域：

本发明涉及图像传感器领域，具体涉及一种CMOS图像传感器像元合并读出结构及信号处理读出方法。

背景技术：

目前，CMOS图像传感器的性能不断提高，已广泛应用于各类科学成像，如遥感、高速摄影、光谱成像等。这类特殊应用的具体需求比较灵活，有时需要获取高分辨率的细致图像，有时则必须保证高帧频工作，对分辨率要求不高。为解决这一问题，以往的CCD图像传感器开发了像元合并功能，可以将相邻几个像元的信号合而为一，作为一个像元读出。这样，在需要高帧频的场合，可以用该方法牺牲系统分辨率，有效减少读出次数，降低读出时间，从而提高帧频。同时，N个像元合并读出，理论上可以将信噪比提升倍，增加系统信噪比。

然而，这种像元合并的方法也有着显著的缺点。首先，CCD的像元合并基于电荷包的累加，这种工艺在目前发展迅速的CMOS探测器中无法使用；其次，这种方式的最大像元合并个数受到CCD势阱容量的限制，无法实现任意规模的像元合并。而当前CMOS图像传感器虽然也出现了像元合并技术，但要么是在探测器外部的数字域进行累加，无法降低探测器模拟输出口速率，信噪比提升也有限；要么是受叠加电容的限制，只能实现固定模式(如2×2，4×4)像元合并。而在对灵活性需求非常迫切的科学应用领域(例如光谱成像中的谱段合并，精细遥感中的普查应用等)，非常需要能够实现任意规模像元合并的CMOS探测器内部读出结构。

发明内容：

本发明提出了一种CMOS图像传感器像元合并读出电路结构及信号处理读出方法。

本发明解决的技术问题是实现任意规模像元合并的CMOS探测器内部读出电路结构，同时还提高了信噪比和帧频。

一种CMOS图像传感器像元合并读出结构，如附图1所示，包括列总线，列放大器，列读出复位开关，列选通开关，列合并电容，列合并控制开关，列合并总线，列合并输出开关，行合并电容，合并复位开关，行合并控制开关，行合并总线及输出放大器。该CMOS图像传感器像元合并读出结构的特征在于：

列总线连接到列读出复位开关与列放大器并联结构的输入端，列选通开关连接到列读出复位开关与列放大器并联结构的输出端后，通过列选通开关连接到列合并电容上；列合并总线跨接在各列的列合并电容上，每两个跨接结点之间设有一个列合并控制开关用于列合并操作；合并复位开关与行合并电容并联，其并联结构的输入端连接在列合并控制开关的输出端，行合并总线跨接在各列的行合并电容上，每两个跨接结点之间设有一个行合并控制开关用于行合并操作，行合并控制开关的输出端连接到输出放大器的输入端。

所述CMOS图像传感器像元合并读出结构工作时，由列总线依次选取待合并像元所在行，通过列合并控制开关和行合并控制开关完成行列像元合并操作，最终经输出放大器输出像元合并后的信号。

如附图2所示，对于一个M行，N列的CMOS探测器，进行p×q像元合并，最终输出m×n规模的图像，满足p×m＝M，q×n＝N，p>1,q>1,p≤q，在探测器产生的信号进入列总线后，该读出电路结构的合并方法步骤如下：

(1)闭合所有列读出复位开关、合并复位开关，将列合并电容与行合并电容上电压复位，复位后将以上开关断开；

(2)将第1至q列的列总线连接到第1行像素，同时闭合第1至q列的列选通开关，此时第1行1至q列像素的信号储存在对应的列合并电容上；