[发明专利]一种具有失调补偿的动态比较器

说明书

本发明公开一种具有失调补偿的动态比较器，该比较器包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路三个部分组成。基于逐次逼近逻辑的失调电压校正电路相较于传统的校正电路，不需要前置放大器，这样失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度所决定,从而降低了比较器的系统失调电压，并且大大的减少了系统功耗。利用本发明可以实现较低的失调电压和功耗。

技术领域

本发明涉及集成电路设计领域，具体涉及一种具有失调补偿的动态比较器。

背景技术

随着无线通信技术的快速发展，采用便携电池工作的可穿戴式设备越来越多，因而不断研发高精度、低功耗的集成电路技术是便携式电子系统的迫切需要。降低电源电压并减小工艺的特征尺寸是减小功耗的主要方式之一，但是电源电压的降低将导致电路各项性能指标的恶化，工艺角的相对变化量也随之不断增大。这些问题限制着模数转换器的转换精度和功耗的进一步提升。在模数转换器中比较器所消耗的功耗是比较大的。出于低功耗的需要，采用动态电路则能很好地解决功耗过大的问题，但是传统的动态比较器一般会加入前置预放大器，而不是全动态电路，失调电压较大，这样势必会消耗较大的功耗，对于整个模数转换器的精度有较大的影响。

发明内容

本发明所要解决的是传统动态比较器的失调电压较大，而对整个模数转换器的精度产生较大影响的问题，提供一种具有失调补偿的动态比较器。

为解决上述问题，本发明是通过以下技术方案实现的：

一种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；

时钟控制电路的时钟输入端连接外部输入的时钟信号CLK；时钟控制电路的同相控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反相控制电位信号

基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号CLK；基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号CAL；基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb；基于逐次逼近逻辑的失调电压校正电路的同相输入端连接同相输出信号Von；基于逐次逼近逻辑的失调电压校正电路的反相输入端连接反相输出信号Vop；基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端输出同相补偿信号Din；基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端输出反相补偿信号Dip；

动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK；动态差分比较电路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号Vcm；动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端，第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外部输入的共模信号Vcm；第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端连接动态差分比较电路的反相输入端；第一开关SW11和第二开关SW12的控制端连接反相控制电位信号第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位信号CAL；动态差分比较电路的同相补偿输入端连接同相补偿信号Din；动态差分比较电路的反相补偿输入端连接同相补偿信号Dip；动态差分比较电路的同相输出端输出同相输出信号Von；动态差分比较电路的反相输出端输出反相输出信号Vop。