[发明专利]用于实现超宽带伪随机编码实时脉冲压缩的装置

说明书

技术领域

本发明涉及电子信息行业雷达技术领域，尤其涉及一种用于实现超宽带伪随机编 码实时脉冲压缩的装置。

背景技术

近年来，超宽带雷达(工作带宽大于中心频率的25％的雷达)技术在科学界和工程 界倍受关注，尤其在反恐、技侦、军事、搜救、安检、医学等领域具有巨大应用价值。超宽带技 术是一种能够具有良好分辨率和穿透深度的雷达探测方法，可对隐藏在墙后的运动目标进 行非入侵式探测以及成像。近年来，因其在反恐斗争和灾害救援等领域的广泛应用而倍受 关注。

伪随机编码信号是一种重要的超宽带信号形式，它具有抗干扰能力强、被截获率 低及自相关性好等特性，从而被用于探地雷达、穿墙成像雷达、医疗检测设备等。目前超宽 带伪随机编码雷达大多处于实验室研制阶段。实际工程中，要求雷达具有大的时间带宽积 及高的采样率，从而使回波的采样点数剧增，这就给回波的处理增加了压力，影响雷达的实 时处理能力。

目前，大多数伪随机编码雷达只能在单片FPGA内部完成短的伪随机编码信号的脉 冲压缩，而对于长的伪随机编码信号的脉冲压缩，由于长的伪随机编码信号的FFT及逆傅里 叶变换(IFFT)需要消耗大量的硬件资源，因此还需要在上位机中计算，或者借助多个FPGA 计算。此外，采集雷达回波时，引入一点的直流分量，如果不加去除，将会进一步恶化脉冲压 缩的峰值旁瓣比，从而影响雷达的探测性能。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种用于实现超宽带伪随机编码实时脉冲压缩 的装置，以提高超宽带伪随机编码脉冲压缩效率。

(二)技术方案

本发明用于实现超宽带伪随机编码实时脉冲压缩的装置包括：脉冲压缩模块30， 用于对发射信号和回波信号进行互相关运算，获得脉冲响应函数。

该脉冲压缩模块30包括：第一存储单元，用于存储发射信号s(n)，n＝1，2…，N-1， 其中N为发射信号的采样长度；第二存储单元，用于存储回波信号y(m)，m＝0，1，2，…，M-1， 其中M为回波信号的采样长度；延时单元组，其包括级联的q-1个延时单元，其中，第一个延 时单元33的输入端连接至第一双端口RAM存储单元31的输出端，每一延时单元对输入的信 号延时一个时钟周期；计算单元，其包括q个计算子单元，每一个计算子单元由一个DSP内核 完成，该q个计算子单元中：第1个计算子单元的两输入端分别连接至第一存储单元和第二 存储单元的输出端；除第1个计算子单元之外的第j个计算子单元的两输入端分别连接至第 j-1的延时单元和第二存储单元32的输出端；多路选择器35，其具有q个输入端和1个输出 端，该q个输入端分别连接至q个计算子单元的输出端；以及第三存储单元36，其输入端连接 至多路选择器35的1个输出端，其输出端输出脉冲响应函数；其中，q≥5。

(三)有益效果

从上述技术方案可以看出，本发明用于实现超宽带伪随机编码实时脉冲压缩的装 置具有以下有益效果：

(1)基于FPGA内部大量的DSP48E硬核实现的分时并行时域互相关计算，该方法节 省大量的存储资源，同时达到更高的时间效率；

(2)脉冲压缩结果为48bit位宽，相比传统的32bit位宽的脉冲压缩结果，其具有更 大的动态范围；

(3)在脉冲压缩之前，对接收到的雷达回波做信号预处理，可以提高回波的信噪 比。

附图说明

图1为根据本发明实施例用于实现超宽带伪随机编码实时脉冲压缩的装置的结构 示意图；

图2为图1所示用于实现超宽带伪随机编码实时脉冲压缩的装置中脉冲压缩模块 的结构示意图；

图3为采用本实施例的用于实现超宽带伪随机编码实时脉冲压缩的装置进行处理 的结果。

【主要元件】

10-发射信号预处理模块；

11-数字带通滤波器单元；12-线性平均单元；13-去直流单元。

20-回波信号预处理模块；

11-数字带通滤波器单元；12-线性平均单元；13-去直流单元。

30-脉冲压缩模块；

31-第一双端口RAM存储单元；32-第二双端口RAM存储单元；

33-D触发器；34-计算子单元