[发明专利]延时量自动校正的等效采样装置

说明书

技术领域

本发明涉及电子行业雷达技术领域，尤其涉及一种延时量自动校正的 等效采样装置。

背景技术

超宽带雷达是指工作带宽大于中心频率的25％的雷达探测技术，其具 有良好分辨率和穿透深度的无损探测技术，可对地下的管线、缺陷及地质 分层等进行成像，能对隐藏在墙后的运动目标进行非入侵式探测以及成像， 同时能对埋在废墟下的人的呼吸信号进行检测，在反恐、技侦、军事、搜 救、安检、医学及室内精确定位等领域具有巨大应用价值。

目前，超宽带信号的采样大多是利用等效采样技术。实现等效采样中 的等间隔的时间延时的方法很多，常用的有快慢斜波比较法、频差法及可 编程延时调整法。其中最为方便的是可编程延时线法，即在每个脉冲重复 周期中，依次等间隔设置可编程延时芯片的延时量。

由于可编程延时芯片受温度的影响，其延时分辨率会随着温度的变化 而变化，从而导致等效采样的不均匀性。这种不均匀的等效采样会使雷达 回波的某些信息丢失或冗余。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种延时量自动校正的等效采样装 置，以实现等效采样的均匀性。

(二)技术方案

本发明延时量自动校正的等效采样装置包括：

FPGA芯片10；

时钟源20，用于产生第一时钟CLK1；

第一扇出芯片30，与时钟源20电性连接，用于由所述第一时钟CLK1 产生两路时钟-第二时钟CLK2和第三时钟CLK3，其中，第三时钟CLK3 输入FPGA芯片10；

可编程延时芯片40，其输入端连接至第一扇出芯片30中第二时钟 CLK2的输出端，其控制端连接至FPGA芯片10的输出端，用于利用该 FPGA芯片10输出的延时量对输入的第二时钟CLK2进行延时，产生并输 出第四时钟CLK4；

第二扇出芯片50，与可编程延时芯片40的输出端电性连接，用于由 输入的第四时钟CLK4产生两路时钟-第五时钟CLK5和第六时钟CLK6， 其中，第六时钟CLK6输入FPGA芯片10；

模数转换芯片60，其时钟输入端连接至第二扇出芯片50中第五时钟 CLK5的输出端，其信号输入端输入模拟信号，用于利用该第五时钟CLK5 作为采样时钟，对输入的模拟信号进行采样并输出；

其中，FPGA芯片10利用第三时钟CLK3作为工作时钟采样第六时钟 CLK6，计算可编程延时芯片40的延时精度，并由该延时精度和第一时钟 CLK1的时间周期，生成延时量并传输至可编程延时芯片40的控制端。

(三)有益效果

从上述技术方案可以看出，本发明延时量自动校正的等效采样装置具 有电路结构简单、测量精度高、实时矫正能力强等优点。

附图说明

图1为根据本发明实施例延时量自动校正的等效采样装置的结构示意 图；

图2为利用FPGA芯片中采样时钟采样延时后的第六时钟的示意图；

图3为图1所示等效采样装置中FPGA芯片的功能结构示意图；

图4为图1所示等效采样装置中FPGA芯片测量延时芯片延时精度的 程序流程图；

图5为测量的累计量；

图6为异或结果；

图7A和图7B分别为利用现有技术与本实施例等效采样装置处理得 到信号的对比图。

【主要元件符号说明】

10-FPGA芯片；

110-D触发器；111-第一计数器；112-比较器；

Reg1-第一寄存器；Reg2-第二寄存器；115-异或门；

116-判决器；117-第二计数器；118-第三计数器；

119-第四计数器；120-DSP内核；121-延时控制器；

20-时钟源；30-第一扇出芯片；

40-可编程延时芯片；50-第二扇出芯片；60-模数转换芯片；

70-接收天线；80-接收前端电路。

具体实施方式