[发明专利]一种可制造性设计仿真器设计方法及系统

说明书

本发明公开了一种可制造性设计仿真器设计方法及系统，包括：接收集成电路设计版图，并将集成电路设计版图划分仿真网格；根据所述集成电路设计版图及化学机械平坦化工艺数据计算各仿真网格的接触压力；根据各仿真网格的接触压力仿真执行化学机械平坦化工艺后各仿真网格的形貌；根据执行化学机械平坦化工艺后各仿真网格的形貌优化所述集成电路设计版图。该方法在实现高精度仿真的同时，能保证计算效率，以获得计算效率和精度都能满足DFM仿真器设计的现实需求。

技术领域

本发明涉及半导体制造领域，特别涉及一种可制造性设计仿真器设计方法及系统。

背景技术

随着半导体产业的发展，可制造性设计(Design for Manufacturability，DFM)流程解决方案成为集成电路芯片设计的前沿研究热点，该方案提供了一个涵盖设计及制造信息的沟通平台，使设计者能提前预知设计方案在工艺制造阶段的影响，从而实现设计优化，进一步减少由于设计缺陷所导致的芯片良率降低。在32纳米及以下节点，DFM技术已成为设计与工艺协同优化的重要桥梁。

化学机械平坦化(Chemical Mechanical Planarization，CMP)作为支撑DFM参考流程优化的全局平坦化技术，在整个DFM流程中具有关键作用，通过CMP仿真模型做图形预测、热点分析以及层次化的工艺模拟已成为设计阶段的重要步骤，一个成熟稳定的CMP工艺模型是支撑DFM技术更好优化设计的重要保证。

近年来，关于CMP的模型研究取得了重要进展，促进了CMP模型在工艺仿真及设计优化方面的应用，但真正被设计公司用于开发产品的芯片级CMP模型并不多。被采用的芯片级CMP模型主要以麻省理工学院和伯克利分校的几何图形半经验模型(几何经验模型)为主。几何经验模型简洁高效，能在一定程度上满足特定应用集成电路(ApplicationSpecific Integrated Circuit，ASIC)及片上系统(System on Chip，SoC)芯片的DFM仿真需求，但经验模型欠缺完整严密的理论基础，单纯靠拟合来提升精度的办法难以直接向新的技术领域扩展应用。32纳米节点测试数据显示，当特征线宽小于一定值时，采用几何经验模型进行DFM仿真将会获得错误的仿真结果，例如，该几何经验模型不能反映芯片与芯片之间的版图邻近效应、长程影响和芯片内不同设计图形之间的相互影响，导致无法保证仿真结果的准确度；与此同时，物理化学机理的理论模型备受研究人员青睐，此类模型精度较高，通用性强，但难以满足ASIC及SoC等芯片的DFM快速仿真需求。

发明内容

本发明公开了一种可制造性设计仿真器设计方法，以解决现有可制造性仿真器件设计方法不能在实现高精度仿真的同时，保证计算效率的技术问题，以获得计算效率和精度都能满足DFM仿真器设计的现实需求。

为实现上述目的，本发明提供了一种可制造性设计仿真器设计方法，包括：

接收集成电路设计版图，并将集成电路设计版图划分仿真网格；

根据所述集成电路设计版图及化学机械平坦化工艺数据计算各仿真网格的接触压力；

根据各仿真网格的接触压力仿真执行化学机械平坦化工艺后各仿真网格的形貌；

根据执行化学机械平坦化工艺后各仿真网格的形貌优化所述集成电路设计版图。

优选地，所述根据所述集成电路设计版图及化学机械平坦化工艺数据计算各仿真网格的接触压力包括：

以所述仿真网格为单元提取所述集成电路设计版图的版图特征；

根据所述版图特征及淀积工艺数据获取淀积工艺后各仿真网格的版图特征；

根据所述淀积工艺后各仿真网格的版图特征及所述化学机械平坦化工艺数据计算各仿真网格受到的接触压力。

优选地，所述版图特征包括以下任意一种或多种：仿真网格等效密度、仿真网格特征线宽、仿真网格特征间距。