[发明专利]改进型存储器错误检测方法及装置

说明书

技术领域

本发明涉及一种非易失性存储器操作方法及装置，特别是涉及一种改进型的存储器错误检测方法及装置。

背景技术

随着NANDFlash存储器的存储密度和制造进程的不断升级，存储单元的可靠性问题受到越来越多的挑战，目前研究实践表明合理使用错误纠正码(ECC)能够有效提高器件可靠性以及延长使用寿命。对于一定长度的序列，其中错误单元的总位数是ECC能否成功纠错的重要参数，因此如何快速获取该参数十分重要。

另一方面，在载有NANDFlash裸片的晶圆制造过程中，由于工艺流程十分复杂，不可避免的导致某些芯片中的存储单元存在缺陷。芯片中失效单元的数目是衡量其品质的一个关键参数，因此为了实现高效筛选芯片的目的，必须快速获取存储数据出错的总位数。

此外，在NANDFlash单芯片价格(AverageSellingPrice,ASP)降低的同时，不断增长的芯片存储密度却使测试成本变得越来越高。因此缩减测试成本成为亟待解决的问题。在芯片内以较小的代价实现芯片的可测性设计，可以有效地优化测试流程、缩短测试时间、减少测试资源消耗。

如图1所示为一种存储器错误检测装置，包括电压发生器、解码器、存储器单元阵列、控制器、页缓冲器以及输入/输出(I/O)缓冲器，其中控制器包括寄存器和指令接口。I/O缓冲器从装置外获取指令经过指令接口输送至控制器内的寄存器，在控制器向电压发生器发送的控制信号VG_signal、以及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号以与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中，最后输出至IO缓冲器。图2示出了其错误检测方法：首先装载测试数据并编程到待测存储单元，例如经由IO缓冲器、页缓冲器将数据编程到存储器单元阵列中；然后如图1前述过程，读取测试单元中所存储的数据；最后对测试数据与读出数据进行片外比较，获得测试结果。

为了获得测试结果，必须在图1所示的芯片外部比较测试数据以及读取的数据，这样存在两个基本问题：1)外部测试结构除了执行编程、读取操作外，还必须包含特定的比较功能模块，以便将两者数据进行比较，增加了测试的复杂度；2)错误检测流程包括编程、读取、比较三个基本操作，其中基于外部测试结构的比较分析，速度难以保证。

本申请人针对上述问题作了初步的优化设计，参照图3的存储器错误检测架构示意图以及图4的错误检测方法的整体流程图。具体的，存储器错误检测装置的整体架构包括电压发生器、解码器、存储器单元阵列、控制器、页缓冲器、输入/输出(I/O)缓冲器、以及错误检测单元(EDU)，其中控制器包括EDU寄存器和指令/测试接口。I/O缓冲器从装置外获取测试指令并输送至指令/测试接口，在控制器向电压发生器发送的控制信号VG_signal、以及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号以与WL结合而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中，EDU在控制器发送的EDU_signal控制信号的控制下对页缓冲器进行错误检测并将检测是否通过以及哪些数据位有错误等结果以信号EDU_feedback(可包含对应不同信息的多个数值)返回至控制器，如果检测通过，控制器中EDU寄存器数据可通过I/O缓冲器输出结果。

图4示出了图3所示架构的错误检测方法的整体流程：首先装载测试数据并编程到待测存储单元，例如经由IO缓冲器、页缓冲器将测试数据编程到存储器单元阵列中；然后如图3前述过程，在图3所示架构的芯片上，接收到错误检测指令后，对存储器内部执行一系列错误检测操作，将错误数据位的总数以及错误数据位的地址存储到控制器中的特定(例如EDU)存储器中；最后读取EDU寄存器，通过读取控制器中相关寄存器(例如通过/故障状态寄存器)的数值，直接获取错误检测结果。

上述错误检测方法在错误检测过程中需要同时从页面缓冲器(PageBuffer)读取数据到EDU，以及从IO向EDU加载标准参考数据。在不断的读取和加载过程中完成数据的比较和错误统计。这种错误检测方法可对存储器中的每一页做独立的检测，具有很好的灵活性。