[发明专利]一种高线性度的堆叠结构的射频功率放大器

说明书

技术领域

本发明涉及一种功率放大器，尤其涉及一种射频功率放大器。

背景技术

射频功率放大器是现代无线通信系统的重要组成部分，能将功率很小的射频信号无失真地进行功率放大，进而通过天线辐射出去。

随着便携式设备的功能模块和现代通信系统的调制方式越来越复杂，如为满足不同用户的使用需要，无线手机一般都支持两种或两种以上的网络制式，且为了满足用户的大数据要求，现代通信系统采用诸如QPSK等调制方式，这要求应用于新一代通信系统的功率放大器必须有着较高的功率效率、线性度与带宽。

另外，随着便携式设备的功能模块越来越复杂，将各个功能模块集成在一块芯片上，将大大缩短设备制造商的量产和加工时间，并减少在流片方面的资金消耗，因此，如何减小芯片的有效面积和用廉价的工艺在单一芯片上实现整个射频模组具有重要的研究意义。

由于硅工艺是最为成熟的，也是成本最低、集成度最高且与多数无线收发机的基带处理部分工艺相兼容，因此，硅CMOS工艺是单片实现各个模块集成的理想方案，不过CMOS工艺自身存在着物理缺陷，如低击穿电压和较差的电流能力等。工作于低电压的功率放大器，需要通过减小负载阻值进而增大电流的方法来提高输出功率，然后，这种方法使输出匹配电路的设计变得异常困难。

在中国专利201510150849.1中，通过采用共源共栅结构的射频功率放大器结构来提升功率级的耐压能力，然而共源共栅结构的第二个晶体管的栅极因去耦电容在交流时呈接地状态。随着输入信号功率的增大，输出的电压信号也随着变大，从而会使该结构最上层的晶体管最先出现击穿问题。另外，由于共源共栅结构中的两个晶体管的输出阻抗并不是最佳阻抗，所以输出功率较小。

发明内容

在中国专利201510150849.1中，射频功率放大器采用共源共栅结构，该结构能提高射频功率放大器的耐压能力。然而，这种结构由于堆叠在最底下的晶体管上面的晶体管的栅极的去耦电容的作用，晶体管的栅极在交流时呈接地状态，因此会导致该结构中最上层的晶体管最先出现击穿而最底下面的晶体管最先出现进入线性区的情况；另外，该结构不能很好地保证每个晶体管的输出阻抗都为最佳阻抗，因此，该结构输出功率相对下降。本发明的的目的在于克服以上现有技术的缺点，而提供一种高线性度的堆叠结构的射频功率放大器。

本发明的具体技术方案为：

一种高线性度的堆叠结构的射频功率放大器，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两个晶体管漏极源极相连堆叠起来的功率放大电路；其中，射频信号源通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置电路B连接所述最底层晶体管的栅极；所述偏置电路A连接所述功率放大电路的除所述最底层晶体管的其余晶体管的栅极，所述其余晶体管的栅极通过连接栅极电容接地；所述其余晶体管的源极通过连接LC串联电路接地；所述功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。本技术方案分别采用分离的偏置电路A，B对各晶体管进行偏置，其中偏置电路B为堆叠在最下层的晶体管提供合适的静态工作点，而偏置电路A为其余堆叠的晶体管提供合适的静态工作点。输入匹配电路将功率放大电路的晶体管的阻抗转换成信号源的源阻抗，完成共扼匹配，从而获得最大的射频功率增益。为了使每个晶体管都能够输出最大功率，在每个堆叠的晶体管的栅极加载电容，且源极加载LC串联电路，从而使每个晶体管的输出电压同相等幅叠加，增强了功率放大电路的线性度与功率输出能力，并使从每个晶体管的漏往负载方向看过去的阻抗为最优阻抗。信号从最上层的晶体管的漏极输出，且经过输出宽带匹配电路，传输到负载端。宽带匹配电路将负载阻抗转换成能使功率放大电路输出最大功率时的最优阻抗。

优选地，所述偏置电路A和偏置电路B由一个整合的偏置电路代替。

优选地，所述最底层晶体管的源极直接接地。

优选地，所述偏置电路B为电阻与晶体管组成的偏置电路，偏置电路A为电阻分压式偏置电路。偏置电路B为电阻与晶体管组成的偏置电路，精度高且占芯面积小；偏置电路A为电阻分压式偏置，这种偏置方式不仅有着良好的温度抑制系数，且易于集成。

优选地，所述功率放大电路中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间，使功率放大电路输出高功率时，各个晶体管的直流电压汇集于一点，从而使各个晶体管在高输出功率时有着一致的静态情况，进而增强了功率放大电路的输出功率和线性度。