[发明专利]一种基于配置无关位的FPGA电路逻辑覆盖优化方法

权利要求书

1.一种基于配置无关位的FPGA电路逻辑覆盖优化方法，其特征在于包括以下步骤：

(1)对FPGA电路施加仿真激励进行仿真，得到电路线网上所有LUT上配置位的逻辑敏感度；

(2)获取电路线网中所有LUT上具有可控无关集合特性的配置位，记为CDC配置位；

(3)根据步骤(2)得到的配置位，对所有LUT进行反向拓扑遍历，使用启发式策略对所有配置位进行配置，得到新的线网列表；

(4)对新的线网列表重复步骤(2)判断当前CDC配置位占所有配置位的比重是否小于预设的阈值，若小于则当前优化结束；否则执行步骤(3)；

所述的启发式策略具体如下：

(3.1)获取与指定CDC配置位的海明距离为1的所有配置位；对于n输入的LUT，每一个配置位的输入集合即配置字由n位组成；若有两个配置位对应的配置字按位比较，只有1位不同，则称这两个配置位之间的海明距离为1；

(3.2)根据步骤(1)中的逻辑敏感度，从(3.1)中获取的配置位中挑选逻辑敏感度最高的配置位，将该配置位的配置逻辑赋给指定CDC配置位。

2.根据权利要求1所述的一种基于配置无关位的FPGA电路逻辑覆盖优化方法，其特征在于：所述步骤(2)获取CDC配置位的步骤如下：

(2.1)将电路线网划分成电路子块，划分的原则为：一个电路子块中，对于n输入的LUT至少包括n个输入的LUT和1个输出LUT；

(2.2)对每个电路子块做如下处理：

遍历该电路子块中所有的输入集合，求出子块中不能被可产生的外界输入访问的配置位，记为CDC配置位。