[发明专利]掩膜版设计中版图的特征图形的查找方法

说明书

本发明公开了一种掩膜版设计中版图的特征图形的查找方法，包括步骤：步骤一、对版图的数据图形进行编码，包括分步骤：步骤11、在版图上对数据图形划分成多个区域块；步骤12、根据数据图形的各区域块中实际有无图形得到区域块的1位编码；步骤13、综合数据图形的各区域块的1位编码形成数据图形的编码值；步骤二、在版图中进行特征图形的查找，包括分步骤：步骤21、得到所要查找的特征图形的编码值；步骤22、将特征图形和版图中的各所述数据图形的编码值进行比较；步骤23、根据编码值比较结果确定版图中是否存在特征图形。本发明实现对版图中特征图形的查找自动化，避免版图中特征图形的遗漏，能减少人工检查工作量，提高工作效率。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种掩膜版设计中版图的特征图形的查找方法。

背景技术

划片槽结构设计是在掩膜板设计业务中继产品设计数据输入检查之后，EB处理和掩膜版制作之前所进行的设计，其中EB处理为层演算生成用于掩膜版制作的数据。主要是根据掩膜版的尺寸规格按照芯片的尺寸进行切割线的版图排列设计，同时切割线上放置制品工程所需的各种光刻对准和测试用的图形，最后生成掩膜板制作前的最终版图数据。

随着掩膜板设计业务中涉及到的工艺不断增多，检查划片槽数据中的对准测试标记是否放置完整以及满足放置要求等工作也随之变得更加复杂和易于出错。每一层光刻都需要其相应的对准图形(mark)，一个新的工艺通常会有共计上百个甚至几百个对准或测试图形，以0.13μm工艺为例：BOX MARK 44个，ROT MARK 8个，WAM 51个，LSA 15个，FIA 32个，PCM 65个，共计215个，其中BOX MARK是在一片硅片(Wafer)曝光完成之后用来检测曝光质量的测试图形，ROT MARK用于第一步光刻工程的对准标记，WAM是一种晶圆的对准标记，LSA是激光步对准标记，FIA是场成像对准标记，PCM是用于检测工艺所需各种特性参数的测试图形，都是半导体集成电路制造使用到的不同种类的对准或测试图形。

如图1A所示，是掩膜版设计中特征图形放置错误的版图；版图101中放置有对准标记103，如虚线框102所示，该对准标记103的放置位置并不正确，使得延伸到器件单元区域中的对准标记103会和器件单元重叠。而如图1B所示，是掩膜版设计中特征图形放置正确的版图；虚线框103所示区域中，对准标记103的放置位置正确，对准标记103和器件单元不重叠。

由于在掩膜版设计中对准标记或测试图形比较多，在掩膜板设计过程中，需要对一些mark进行定位，以便检查是否有漏放，原来主要依赖版图工具中的检索功能，查找mark的单元(cell)名称来核对是否放置了这些图形。然而，这种方法仅检测一些漏放的情形，当产生如图1A所示放置位置不正确时则无法实现判断，因为图1A中确实放置了对准标记103，通过对准标记103的名称对比能够发现在版图中放置了对准标记103；但是由于图1A中的对准标记103存在和其它器件单元交叠的情形，出现这种交叠情形时，对准标记103将不会再起作用，和漏放的效果一样，但是现有方法无法自动检查出这种情形；需要采用人工的方法检查，这显然会增加工作量，降低工作效率，且还会带来人工误差。

发明内容

本发明所要解决的技术问题是提供一种掩膜版设计中版图的特征图形的查找方法，实现对版图中特征图形的查找自动化，避免版图中特征图形的遗漏。

为解决上述技术问题，本发明提供的掩膜版设计中版图的特征图形的查找方法包括如下步骤：

步骤一、对版图的数据图形进行编码，包括如下分步骤：

步骤11、在版图上对所述数据图形划分成多个区域块。

步骤12、根据所述数据图形的各所述区域块中实际有无图形得到对应的所述区域块的1位编码。

步骤13、综合所述数据图形的各所述区域块的1位编码形成对应的所述数据图形的编码值。