[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：在逻辑栅极膜表面形成第二介质层；去除存储区以及隔离区的第二介质层；去除存储区的逻辑栅极膜以及第一介质层顶部的逻辑栅极膜，保留第二隔离区的逻辑栅极膜；去除第一介质层和第二介质层，在第二隔离区的逻辑栅极膜顶部和侧壁表面、第一隔离区表面、存储栅极膜表面、以及部分逻辑区的逻辑栅极膜顶部表面形成图形化掩膜层；以图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，在形成逻辑栅极结构后，第二隔离区剩余逻辑栅极膜为支撑栅结构，第二隔离区的图形化掩膜层覆盖支撑栅结构表面；去除图形化掩膜层。本发明中避免或减少了脱落源，从而提高半导体器件的生产良率。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来快闪存储器(flash memory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式半导体器件来说，其通常分为逻辑区和存储区，逻辑区通常包括逻辑晶体管，存储区则包括存储晶体管(快闪存储器)。

然而，现有技术在同一晶圆上形成逻辑晶体管和存储晶体管时，晶圆上制造的半导体器件良率有待进一步提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，提高半导体器件的生产良率。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括存储区、逻辑区、以及位于存储区和逻辑区之间的隔离区，所述隔离区包括与存储区相邻接的第一隔离区、以及与逻辑区相邻接的第二隔离区，所述存储区基底表面形成有存储栅极膜、以及位于存储栅极膜表面的第一介质层，所述第一介质层还位于第一隔离区表面且暴露出第二隔离区表面；形成覆盖所述第一介质层表面、第二隔离区表面、以及逻辑区基底表面的逻辑栅极膜；在所述逻辑栅极膜表面形成第二介质层；去除所述存储区以及隔离区的第二介质层，保留逻辑区的逻辑栅极膜表面的第二介质层；去除所述存储区的逻辑栅极膜以及第一介质层顶部表面的逻辑栅极膜，保留第二隔离区的逻辑栅极膜；去除所述第一介质层和第二介质层；在所述第二隔离区的逻辑栅极膜顶部和侧壁表面、第一隔离区表面、存储栅极膜表面、以及部分逻辑区的逻辑栅极膜顶部表面形成图形化掩膜层；以所述图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，且在形成逻辑栅极结构后，第二隔离区剩余逻辑栅极膜为支撑栅结构，第二隔离区的图形化掩膜层覆盖支撑栅结构表面；去除所述图形化掩膜层。

可选的，所述图形化掩膜层覆盖第二隔离区的逻辑栅极膜部分或全部顶部；在形成所述逻辑栅极结构后，第二隔离区的部分或全部逻辑栅极膜为支撑栅结构。

可选的，所述图形化掩膜层覆盖第二隔离区的部分逻辑栅极膜顶部时，在平行于存储区指向逻辑区的方向上，位于第二隔离区的逻辑栅极膜顶部的图形化掩膜层的宽度范围为大于最小特征尺寸。

可选的，所述逻辑区的第二介质层顶部低于存储区的第一介质层顶部；或者，所述逻辑区的第二介质层顶部与存储区的第一介质层顶部齐平。

可选的，去除所述存储区的逻辑栅极膜以及第一介质层顶部表面的逻辑栅极膜的方法包括：采用化学机械研磨工艺，研磨去除高于第一介质层顶部的逻辑栅极膜。