[发明专利]一种应用于流水线型ADC的低功耗比较器

说明书

本发明公开了一种应用于流水线型ADC的低功耗比较器，包括第一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。相比于传统的比较器，本案的比较器具有零静态功耗低特点。

技术领域

本发明涉及一种应用于流水线型ADC的低功耗比较器。

背景技术

随着便携设备应用日益普及，低功耗和高速已成为ADC设计的两大主流方向。在流水线型ADC设计中，相对适中的输入失调电压的低功耗比较器的设计十分重要，这关系到整个ADC的速度、精度、功耗和芯片的面积，要降低输入失调电压，往往在锁存器前有预放大器，但预放大器往往消耗一定的静态功耗，所以为了设计低功耗比较器，往往需要降低预放大器的静态功耗。比较器的工作速度也影响整个ADC工作速度，比较器结果决定增益数模单元中参考电平的连接关系，因而提高比较器的速度，可以使得增益数模单元有更多建立时间。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种应用于流水线型ADC的低功耗比较器，采用ADC的采样时钟来控制预放大器的导通和关断，使预放大器仅仅在时钟下降沿进行放大，且加入第二级放大器，既能在采样相复位比较器，又能在时钟下降沿对第一级输出进一步放大，从而降低等效输入失调电压，且预放大器和第二级放大电路均无静态功耗，降低输入失调电压的同时大大降低了比较器的整体功耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种应用于流水线型ADC的低功耗比较器，其特征在于：包括第一级预放大电路、第二级放大电路和锁存电路；所述第一级预放大电路由三个PMOS管和两个NMOS管组成，第一级预放大电路的尾电流管和负载管在采样时钟控制下工作，第一级预放大电路输出到第二级放大电路进一步放大；第一级预放大电路在采样时钟下降沿到来时开启，在采样时钟下降沿结束时关断，并且在保持相到来前完成锁存，利用两相非交叠时间完成比较工作；第二级放大电路在采样时对锁存电路进行复位，在采样结束时对第一级预放大电路输出信号进一步放大并将放大后的信号发送给锁存电路。由于预放大电路在采样时钟控制下工作，因此几乎无静态功耗，相比于传统的比较器，本案的比较器具有零静态功耗低特点，且第一级预防大电路和第二级放大器可以减少失调和回踢噪声。

所述预放大电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1和第二NMOS管MN2，所述第二级放大电路包括第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3和第四NMOS管MN4，所述锁存器电路包括第六PMOS管MP6和第七PMOS管MP7、第五NMOS管MN5和第六NMOS管MN6；该电路的具体结构为：

第一PMOS管MP1的源极接第三PMOS管MP3的漏极，第一PMOS管MP1的栅极接输入信号inp，第一PMOS管MP1的漏极接第五PMOS管MP5的栅极、第一NMOS管MN1的漏极和第四NMOS管MN4的栅极；

第二PMOS管MP2的源极接第三PMOS管MP3的漏极，第二PMOS管MP2的栅极接输入信号inm，第二PMOS管MP2的漏极接第四PMOS管MP4的栅极、第二NMOS管MN2的漏极和第三NMOS管MN3的栅极；

第三PMOS管MP3的栅极接ADC的采样时钟信号Sample_p，第三PMOS管MP3的源极接电源VDD，第三PMOS管MP3的漏极接第一PMOS管MP1的源极和第二PMOS管MP2的源极；