[发明专利]用于电熔丝的静电放电保护结构

说明书

本发明涉及一种用于电熔丝的静电放电保护结构，是关于半导体结构，并且更具体地说，是关于用于电熔丝的静电放电(ESD)保护结构。本结构包括一种有效耦合至电熔丝的静电放电(ESD)保护结构，该ESD保护结构经结构化以防止因源于来源的ESD事件而导致该电熔丝的非刻意编程。

技术领域

本发明是关于半导体结构，并且更具体地说，是关于用于电熔丝的静电放电(ESD)保护结构。

背景技术

电熔丝是一种容许计算机芯片动态实时再编程的技术。芯片制造商通过利用一组电熔丝，可容许芯片上的电路在芯片运作时变化。此技术的主要应用在于提供芯片内效能调整。举例而言，若某些子系统故障，或回应所花的时间太长，或消耗太多电力，芯片可通过“熔断”(或编程)电熔丝，立刻变更其行为。

按照设计，电熔丝对大电流及电压敏感，例如：1.5伏特(V)维持100纳秒(ns)。举例而言，通过强迫大电流通过电熔丝，可将电熔丝熔断或编程；破坏电熔丝结构，导致电开路。在ESD事件期间，供应器上的电压会升高至数伏特的高位准。由于产生编程启用信号的控制电路及电路系统的供应电压在ESD事件期间未经主动供电，这些电路的输出在ESD事件期间处于未界定状态。这可能建立不希望的电熔丝编程条件。结果是，目前使用的电熔丝面临到不理想的ESD事件期间可能出现的高电压及电流将电熔丝编程的风险。

具体而言，在电熔丝电路(称为Vf源)的供应轨上的负脉冲期间，ESD电流主要会通过ESD装置，然而，一些电路同时会通过电流源NFET的寄生本体/漏极二极管。正如应认识的是，NFET的电流源是用于驱使电流在编程电熔丝时通过电熔丝，但ESD事件期间通过电流源NFET的本体/漏极二极管的负脉冲也会通过电熔丝。这样的电流可能破坏未编程的电熔丝。

发明内容

在本发明的一方面中，一种结构包括有效耦合至电熔丝的静电放电(ESD)保护结构。该ESD保护结构经结构化以防止因源于来源(source)的ESD事件而导致该电熔丝的非刻意编程。

在本发明的一方面中，一种结构包括：电熔丝，该电熔丝连接于可能曝露至ESD来源的端点与当出现ESD事件便具有寄生电流的FET网络之间；耦合至该电熔丝的ESD保护结构，该ESD保护结构经结构化以防止源于该ESD来源的负脉冲非刻意编程；电源箝制器(power clamp)，该电源箝制器经结构化以通过将正脉冲电流放电来保护该电熔丝；以及与该电源箝制器并联的二极管，该二极管经结构化以通过将负脉冲电流放电来保护该电熔丝。

在本发明的一方面中，一种方法包含：在ESD事件期间，使源于FET网络的寄生电流自电熔丝转向至顺偏二极管，使得该电熔丝不会遭受非刻意编程。

附图说明

本发明是通过本发明的例示性具体实施例的非限制性实施例，参照注记的多个图式，在以下的详细说明中予以说明。

图1为根据本发明的方面，展示具有二极管ESD保护结构的电路。

图2为根据本发明另外的方面，展示具有FET ESD保护结构的电路。

图3为根据本发明另外的方面，展示具有二极管ESD保护结构的电路。

图4为根据本发明另外的方面，展示具有二极管ESD保护结构的电路。

图5为根据本发明另外的方面，展示具有FET ESD保护结构的电路。

具体实施方式