[发明专利]一种非接触无损伤的测量外延SOI外延层电阻率的方法

说明书

本发明公开了一种非接触无损伤的测量外延SOI外延层电阻率的方法，该方法针对外延SOI外延层进行电阻率的测量，为了达到测量精准的效果，首先对外延SOI表面进行特定的预处理，使表面的缺陷及电学参数达到所需要求。再施加特定电压，根据C‑V曲线算出电阻率。最终结果误差小于0.1％。本发明为非接触式测量，具有非破坏性、无损伤性、可重复利用等优点。在实际生产中，被测外延SOI仍然可以使用。大大的提高了产品良率，节约了成本。

技术领域

本发明涉及外延SOI(Silicon on Insulator，绝缘体上硅)的外延层电阻率的测量技术领域，具体涉及一种非接触无损伤的测量外延SOI外延层电阻率的方法。

背景技术

TM-SOI是一种基于离子注入剥离法(smart-cut法)的SOI技术，“TM-SOI智能切割法”在中国申报了发明专利，申请号200310123080.1，并获得中国专利局发明专利授权。具体方法：在两硅片之中，至少在其中一方形成氧化膜，并利用离子注入法，以于其中一方的硅片薄膜内形成一层离子分离层，使该已注入离子的面隔着氧化膜在室温下贴合另一方硅片，形成键合体。接着加以退火，使键合面牢固。然后升高温度至转变温度点以上，待温度平衡稳定后，激活高频交替电场或磁场照射该薄膜，使该离子分离层中的注入离子聚合为气体分子，形成一层分离膜，分离该薄膜，完成薄膜剥离，形成SOI。

外延SOI即以TM-SOI为衬底层，在衬底层上沿原来的晶向再生长一层硅单晶膜(外延层)的工艺。其优势在于，在CMOS-IC芯片中，既可以满足减弱或者避免闩锁效应，抑制短沟道效应。同时也可以降低导通压降与功耗，有时也是为了满足隔离的需要。因此，外延SOI得到了广泛地应用。

衡量外延SOI外延层品质的三项重要参数，分别是厚度、电阻率、表面缺陷，其中厚度和电阻率直接决定了终端产品的电性。

目前被业界广泛使用的是四探针电阻率测试仪，简称4PP。而这种测量方式具有局限性。其要求所测量的外延层与衬底SOI反型，即衬底为N型、外延层为P型，或者衬底为P型、外延层为N型的外延SOI。其测量原理是将位于同一直线上的4个探针置于一平坦的样品上，并对外侧灵根探针施加直流电流I，然后中间两根探针用电压表测量电压V，则测量位置的电阻率ρohm.cm，ρ＝C*V/I。C为系数，大小取决于样品的宽度、样品的厚度和探针的间距。由于对只可以测量反型样品，因此具有很大的局限性。

另一种测量方法为汞探针电阻率测试仪。简称Hg-CV。其原理为：用电容-电压(C-V)法测量外延层掺杂浓度和电阻率。在测试时，汞探针与硅片表面相接触，形成一个金属-半导体结构的肖特基结。汞探针和N型硅外延层相接触时，在N型硅外延层一侧形成势垒。在汞金属和硅外延层之间加一直流反向偏压时，肖特基势垒宽度向外延层中扩展。如果在直流偏压上叠加一个高频小信号电压，其势垒电容随外加电压的变化而变化，可起到电容的作用。通过电容-电压变化关系，便可找到金属-半导体肖特基势垒在硅外延层一侧的掺杂浓度分布。有时为了防止漏电导致测试不出结果，会在金属-半导体接触面生长一层薄氧化层。氧化层厚度必须很薄，以至于MOS电容远大于肖特基势垒电容时，以上模型中的MOS电容可以忽略不计。然而，Hg-CV为接触时测量，属于破坏性测量，在实际生产中，测量后产品必须报废。并且Hg为金属污染物，一旦污染车间，将造成不可逆的严重后果。

发明内容

本发明的目的在于克服现有技术的不足之处，提供一种非接触无损伤的测量外延SOI外延层电阻率的方法，该方法为非接触式测量，具有非破坏性、无损伤性、可重复利用等优点。在实际生产中，被测外延SOI仍然可以使用。

为实现上述目的，本发明所采用的技术方案如下：

一种非接触无损伤的测量外延SOI外延层电阻率的方法，所述外延层为P型或N型，测试过程包括如下步骤：

(1)将外延SOI产品放入反应室；